[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其包括由多个存储单元布置成矩阵状而成的存储单元阵列，其特征在于：

所述半导体存储装置包括：

多条读出字线，其分别对应着所述存储单元阵列中的相应的行而设，并且与布置在该行上的多个存储单元共同连接；

多条读出位线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接；以及

多条读出源极线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接，

所述多个存储单元分别包括：

第一反相器和第二反相器，所述第一反相器和所述第二反相器交叉耦合连接；

第一晶体管，所述第一晶体管连接在与该存储单元对应的、读出位线和读出源极线之间，而且所述第一晶体管的栅极与所述第一反相器的输出端连接；以及

第二晶体管，所述第二晶体管与所述第一晶体管串联，而且所述第二晶体管的栅极与对应于该存储单元的读出字线连接。

2.根据权利要求1所述的半导体存储装置，其特征在于：

在所述多个存储单元的各个存储单元中，

所述第一晶体管的漏极与对应于该存储单元的读出位线连接，所述第一晶体管的源极与所述第二晶体管的漏极连接；

所述第二晶体管的源极与对应于该存储单元的读出源极线连接。

3.根据权利要求1所述的半导体存储装置，其特征在于：

在所述多个存储单元的各个存储单元中，

所述第一晶体管的源极与对应于该存储单元的读出源极线连接，所述第一晶体管的漏极与所述第二晶体管的源极连接；

所述第二晶体管的漏极与对应于该存储单元的读出位线连接。

4.根据权利要求1所述的半导体存储装置，其特征在于：

所述半导体存储装置包括：

多条写入位线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接；以及

多条反相写入位线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接，

所述多个存储单元分别包括：

第三晶体管，所述第三晶体管连接在与该存储单元对应的写入位线和所述第一反相器的输入端之间；以及

第四晶体管，所述第四晶体管连接在与该存储单元对应的反相写入位线和所述第二反相器的输入端之间。

5.根据权利要求1所述的半导体存储装置，其特征在于：

在所述多条读出源极线中，与所述存储单元阵列中的被选列对应的读出源极线被控制成激活状态。

6.根据权利要求5所述的半导体存储装置，其特征在于：

当从所述多个存储单元中的被选存储单元读出数据时，与包括该被选存储单元的所述被选列对应的读出源极线连接到接地电位上，并且其它读出源极线连接到与对应于所述被选列以外的非被选列的读出位线相同的电位上。

7.根据权利要求1所述的半导体存储装置，其特征在于：

所述半导体存储装置包括多个保持电路，所述多个保持电路分别对应着所述多条读出位线而设，并将相应的该读出位线的电位维持在规定电位上。

8.根据权利要求7所述的半导体存储装置，其特征在于：

所述多个保持电路分别包括：

第三反相器，所述第三反相器的输入端与对应于该保持电路的读出位线连接；以及

第五晶体管，所述第五晶体管的栅极与所述第三反相器的输出端连接，所述第五晶体管的源极与所述规定电位连接，所述第五晶体管的漏极与对应于该保持电路的读出位线连接。