[发明专利]使用双PHY来支持多个PCIE链路宽度的存储器和控制器

权利要求书

1.一种存储设备，包括：

多个非易失性固态存储器设备；

快速外围部件互连PCIe连接器集合，其被配置为接收来自主机系统的存储器访问命令；以及

控制器，其被配置为接收并且处理用于访问所述多个非易失性固态存储器设备的存储器访问命令，所述控制器包括主机接口，所述主机接口包括：

多个物理接口PHY，每个PHY被配置为与来自所述PCIe连接器集合的PCIe连接器子集进行通信，其中，所述多个物理接口PHY中的至少一个包括双PCIe PHY，从而使得所述主机接口能够与多个PCIe拓扑结构一起被使用，其中每个PHY包括时钟倍频器单元，其被配置为对在所述主机接口处接收的时钟信号进行倍频，同时保持与所述时钟信号的提供者系统的同步性；以及

一个或多个PCIe核，其被配置为对经过所述多个物理接口PHY的信号进行处理；以及

同步器，其被配置为使每个PHY的所述时钟信号同步。

2.根据权利要求1所述的存储设备，其中，所述同步器被配置为通过下列操作使每个PHY的所述时钟信号同步：

从所述多个物理接口PHY中选择一个PHY；

至少部分地基于所选择的PHY的所述时钟倍频器单元来使每个PHY的所述时钟信号同步；以及

将来自所述多个物理接口PHY的每个剩余的PHY的所述时钟倍频器单元去激活。

3.根据权利要求1所述的存储设备，其中，所述PCIe连接器集合包括差分输入/输出连接器集合。

4.根据权利要求1所述的存储设备，其中，来自所述一个或多个PCIe核的每个PCIe核与主机系统的单独的根复合体相关联。

5.根据权利要求1所述的存储设备，其中，所述控制器是固态驱动器控制器。

6.根据权利要求1所述的存储设备，其中，所述多个物理接口PHY包括双PCIe PHY和非双PCIe PHY。

7.根据权利要求1所述的存储设备，其中，所述控制器还包括存储器控制器，其被配置为与所述主机接口和所述多个非易失性固态存储器设备进行通信。

8.一种用于快速外围部件互连PCIe卡的控制器，所述控制器包括：

多个物理接口PHY，每个PHY被配置为与来自PCIe连接器集合的PCIe连接器子集进行通信，其中，至少一个PHY与至少一个其它PHY相比，支持不同数量的PCIe连接器，从而使得所述控制器能够与多个PCIe卡拓扑结构一起被使用，其中每个PHY包括时钟倍频器单元，其被配置为对在所述控制器处接收的时钟信号进行修改，同时保持与所述时钟信号的提供者系统的同步性；

一个或多个PCIe核，其被配置为与所述多个物理接口PHY进行通信；以及

同步器，其被配置为使每个PHY的所述时钟信号同步。

9.根据权利要求8所述的控制器，其中，所述同步器被配置为通过下列操作使每个PHY的所述时钟信号同步：

从所述多个物理接口PHY中选择一个PHY；

使用所选择的PHY的所述时钟倍频器单元来使每个PHY的所述时钟信号同步；以及

将来自所述多个PHY的每个剩余的PHY的所述时钟倍频器单元去激活。

10.一种控制器，包括：

多个物理接口PHY，每个PHY被配置为与来自PCIe接口连接器集合的PCIe接口连接器子集进行通信，其中，至少一个PHY与至少一个其它PHY相比支持不同数量的PCIe接口连接器，其中每个PHY包括时钟倍频器单元，其被配置为对在所述控制器处接收的时钟信号进行修改，同时保持与所述时钟信号的提供者系统的同步性；

一个或多个处理核，其被配置为与所述多个物理接口PHY进行通信；以及

同步器，其被配置为使每个PHY的所述时钟信号同步。

11.根据权利要求10所述的控制器，其中，所述同步器被配置为通过下列操作使每个PHY的所述时钟信号同步：

从所述多个物理接口PHY中选择一个PHY；

使用所选择的PHY的所述时钟倍频器单元来使每个PHY的所述时钟信号同步；以及

将来自所述多个物理接口PHY的每个剩余的PHY的所述时钟倍频器单元去激活。