[发明专利]硅IMPATT二极管

说明书

在所描述的示例中，垂直IMPATT二极管(300)在标准平面模拟工艺流程中被制造。

技术领域

本发明一般涉及半导体器件，并且尤其涉及在模拟技术中的硅碰撞雪崩渡越时间(IMPATT)二极管的集成。

背景技术

IMPATT二极管是2端器件，诸如用于射频(RF)功率生成和放大中的应用。与3端器件方法相比较，IMPATT二极管可以被制造以具有相对小的电阻性损耗和寄生电容。因此，IMPATT二极管在高频下能够生成高RF功率，这使它对太赫(诸如高于300GHz)应用尤其有用。

如图1所示的n型IMPATT二极管具有三个不同区域，用于雪崩击穿的重掺杂P++区域101、用于电荷漂移的轻掺杂N区域102以及用于电荷收集的重掺杂N++区域103。当该二极管被反向偏置时，N区域内的自由电子从该器件被耗尽，在P++/N结产生峰值电场。当反向DC偏压增加时，峰值电场增强，直至两个击穿过程中的一个发生。在一个过程中，该场可以足够高以至于其施加足够的力于共价键束缚的电子以使其自由。这产生了两种载流子以贡献于电流，一种是空穴，另一种是电子。该击穿被称为齐纳击穿或隧道击穿。在第二击穿过程中，剩余的自由载流子能够从该电场中获得足够的能量并且破坏晶格中的共价键。该过程被称为雪崩击穿，并且如上所述的与晶格相互作用的每个载流子产生两个额外的载流子。当最大场变得足够大以引起雪崩时，所有三个载流子可以接着参与进一步的雪崩碰撞，引起载流子在空间电荷区域中突然倍增。

在通过高场区域中的击穿而产生载流子后，空穴将从顶部欧姆接触流出该器件，引起DC电流。电子将穿过N区域(漂移区)102并且通过底部欧姆接触而流出该器件。使用适当设计的掺杂分布，N区域102中的电场将足够高以使所有电子以其饱和速度v_sat移动。由于N区域的厚度为非零，电子花费被称为渡越时间的有限时间以流出该器件。在交流(AC)条件下，来自器件内的移动电子的二极管AC电流可以滞后于施加在该二极管上的AC电压，引起AC电流和AC电压之间的相位延迟。在IMPATT二极管中，N区域(漂移区)的厚度被适当设计以产生180度相位延迟，因此该二极管显示负阻。在此二极管与谐振电路连接后，二极管负阻可以产生振荡并生成RF功率。

通常，硅IMPATT二极管在台面结构(mesa structure)中垂直制造，诸如在美国专利No.3,896,478中。类似结构也在美国专利No.3,649,386、No.4,030,943和No.4,064,620中被公开。此类台面结构仍广泛使用于当今的工作。美国专利No.4,596,070公开一种略微不同的制造IMPATT二极管的方法，其中聚酰亚胺被用于隔离不同的有源二极管。

串联寄生电阻的两个主要源应当最小化。电阻的那些源是：(a)在衬底接触金属界面处的接触电阻；以及(b)通过集肤效应改变的衬底的串联电阻。接触电阻通过将在接触表面处的衬底中的有效掺杂水平最大化而被减小，最大化在接触表面处的衬底中的有效掺杂水平或者通过维持高水平衬底掺杂或者通过接触合金实现。最小化衬底电阻率也减小有助于串联电阻的集肤效应。为了使串联电阻最小化，二极管衬底被变薄至微米量级。

在图1中的分立台面形状(discrete mesa shape)IMPATT二极管难以在太赫范围内采用。在该频率范围内，最优化的二极管应当具有小于5um的二极管直径。制造具有变薄衬底的此类小二极管，同时仍能够组装该封装以具有期望的电气性能、良好的再现性和长期可靠性是存在挑战的。

发明内容