[发明专利]具有增强安全性的掩模编程式只读存储器

权利要求书

1.一种掩模编程式ROM，包括：

列线对，所述列线对包括位线和补位线；

多个存储器单元，其中每一存储器单元包括晶体管对，所述晶体管对包括耦合至所述位线的第一晶体管以及耦合至所述补位线的第二晶体管，其中每一第一晶体管的漏极耦合到所述位线并且每一第二晶体管的漏极耦合到所述补位线并且其中对于每一晶体管对，所述第一晶体管和所述第二晶体管之一是低阈值电压晶体管并且所述第一晶体管和所述第二晶体管中的剩下一个晶体管是高阈值电压晶体管；

第一PMOS晶体管，其栅极耦合至所述补位线并且漏极耦合至所述位线；

第二PMOS晶体管，其栅极耦合至所述位线并且漏极耦合至所述补位线；

保持器器件对，所述保持器器件对被配置成通过对所述位线和所述补位线进行微弱充电来降低跨所述列线对的共模压降。

2.如权利要求1所述的掩模编程式ROM，其特征在于，所述第一晶体管和所述第二晶体管是NMOS晶体管。

3.如权利要求2所述的掩模编程式ROM，其特征在于，每一第一晶体管和每一第二晶体管包括接地源极。

4.如权利要求1所述的掩模编程式ROM，其特征在于，进一步包括耦合至所述第一晶体管和所述第二晶体管中的每一者的源极的扼流器件，其中所述扼流器件被配置成降低所述第一晶体管和所述第二晶体管中的每一者的栅极至源极电压。

5.如权利要求4所述的掩模编程式ROM，其特征在于，所述扼流器件包括栅极耦合至电源、源极耦合至地、并且漏极耦合至所述第一晶体管和所述第二晶体管的源极的NMOS晶体管。

6.如权利要求1所述的掩模编程式ROM，其特征在于，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极两者耦合至电源。

7.如权利要求1所述的掩模编程式ROM，其特征在于，进一步包括预充电晶体管对，所述预充电晶体管对被配置成对所述列线对进行预充电。

8.一种用于操作掩模编程式ROM的方法，包括：

对包括位线和补位线的列线对进行预充电；

断言字线以存取一存储器单元，所述存储器单元包括耦合至所述位线的第一晶体管以及耦合至所述补位线的第二晶体管，其中所述第一晶体管和所述第二晶体管中的一个晶体管是低Vt晶体管并且其中所述第一晶体管和所述第二晶体管中剩下的一个晶体管是高Vt晶体管；

响应于字线断言，感测跨经预充电的列线对的电压差以确定所述第一晶体管和所述第二晶体管中哪一个晶体管是低Vt晶体管以及所述第一晶体管和所述第二晶体管中哪一个晶体管是高Vt晶体管以感测被存取的存储器单元中存储的二进制值；以及

通过经由保持器器件对对所述位线和所述补位线进行微弱充电来降低所述列线对的共模压降。

9.如权利要求8所述的方法，其特征在于，进一步包括：

响应于所述低Vt晶体管使经预充电的列线之一放电至电压低于剩下的一个经预充电列线，导通一晶体管以将剩下的一个经预充电列线充电至电源电压。

10.如权利要求8所述的方法，其特征在于，进一步包括升高所述第一晶体管和所述第二晶体管中的每一者的源极电压以抑制泄漏电流。

11.如权利要求10所述的方法，其特征在于，升高所述第一晶体管和所述第二晶体管中的每一者的源极电压包括通过NMOS晶体管将来自所述第一晶体管和所述第二晶体管的泄漏电流传导至地。

12.如权利要求8所述的方法，其特征在于，进一步包括在发展所述电压差之后断言感测启用信号以触发感测放大器中对所述电压差的感测。