[发明专利]通过改善的SiGe刻面改善硅化物形成

说明书

在所描述的实例中，集成电路(100)包含半导体材料(104)。第一栅极结构(108)包含栅极电介质层(112)及栅极(114)。第二栅极结构(118)包含未与场氧化物(106)的侧壁(142)重叠的栅极(122)。SiGe源极/漏极区域(138)介于所述第一及第二栅极结构(108、118)之间，使得顶沿(140)自所述半导体材料(104)的顶面延伸不超过所述SiGe源极/漏极区域(138)的深度的三分之一。电介质间隔件(124、152)与所述栅极(122)的侧面相邻，延伸到所述SiGe源极/漏极区域(138)上。接触件(160)介于所述第一及第二栅极结构(108、118)之间，使得所述接触件(160)的底部的至少一半直接接触所述SiGe源极/漏极区域(138)上的金属硅化物(156)。

技术领域

本发明通常涉及集成电路，且特定地说涉及集成电路中的MOS晶体管。

背景技术

集成电路可包含具有硅锗(SiGe)外延源极/漏极区域的p沟道金属氧化物半导体(PMOS)晶体管。SiGe源极/漏极区域的实例可邻接由浅沟渠隔离(STI)工艺形成的场氧化物。SiGe源极/漏极区域可具有大角度倾斜的表面刻面以及硅锗外延材料与场氧化物的电介质材料之间的腔。

栅极结构可位于相邻于SiGe源极/漏极区域的场氧化物上，使得栅极结构的侧面上的电介质间隔件材料可延伸到腔中且向下延伸到硅锗外延材料，从而减小SiGe源极/漏极区域上的金属硅化物的面积。由于减小的硅化物面积且和接触件与源极/漏极区域的对准公差的可能结合，被安置在SiGe源极/漏极区域上的接触件可不合需要地提供到PMOS晶体管的高电阻连接。

发明内容

在所描述实例中，集成电路包含半导体材料。第一栅极结构包含栅极电介质层及栅极。第二栅极结构包含不与场氧化物的侧壁重叠的栅极。SiGe源极/漏极区域介于所述第一栅极结构与所述第二栅极结构之间，使得顶沿自所述半导体材料的顶面延伸不超过所述SiGe源极/漏极区域的深度的三分之一。电介质间隔件与所述栅极的侧面相邻，延伸到SiGe源极/漏极区域上。接触件介于所述第一栅极结构与所述第二栅极结构之间，使得所述接触件的底部的至少一半直接接触所述SiGe源极/漏极区域上的金属硅化物。

附图说明

图1是含有相邻于场氧化物的PMOS晶体管的实例集成电路的横截面图。

图2A到图2G是图1的集成电路的横截面图，其是在实例制造序列的连续阶段中示出。

图3A到图3C是图1的集成电路的替代版本的横截面图，其是在替代实例制造序列的连续阶段中示出。

具体实施方式

含有邻接场氧化物的PMOS晶体管的集成电路是通过形成PMS晶体管的栅极结构且同时在相邻于PMOS晶体管的源极/漏极区域的场氧化物上形成栅极结构。外延硬掩模层形成于PMOS晶体管及场氧化物上的栅极结构上方，且经图案化，使得外延硬掩模层覆盖场氧化物与源极/漏极区域中的半导体材料之间的边界并与半导体材料重叠。外延腔蚀刻除去集成电路的衬底的在PMOS晶体管的源极/漏极区域中的半导体材料。SiGe半导体材料外延地形成于源极/漏极区域中，使得SiGe半导体材料与场氧化物之间的边界的顶沿延伸不超过邻接场氧化物的源极/漏极区域中的SiGe半导体材料的深度的三分之一。电介质间隔件形成于PMOS栅极结构及场氧化物上的栅极结构的侧面上，使得邻接场氧化物的源极/漏极区域中的SiGe的顶面的至少三分之一被暴露。金属硅化物形成于经暴露SiGe上，使得邻接场氧化物的源极/漏极区域中的SiGe的金属硅化物覆盖SiGe的顶面的至少三分之一。形成接触件，使得接触件的底部的至少一半直接接触邻接场氧化物的源极/漏极区域中的SiGe上的金属硅化物。