[发明专利]用于集成的PCIE控制器的改进的功率控制技术

权利要求书

1.一种处理器电路，包括：

集成的快速外围组件互连(PCIe)控制器；以及

逻辑，其至少一部分在硬件中，所述逻辑检测功率降低触发，禁用集成的PCIe控制器，并基于用于集成的PCIe控制器的功率移除设置而从集成的PCIe控制器移除功率，所述逻辑存储用于集成的PCIe控制器的配置信息。

2.根据权利要求1所述的处理器电路，所述逻辑通过将用于集成的PCIe控制器的功率门设置到断开状态而从集成的PCIe控制器移除功率。

3.根据权利要求1所述的处理器电路，所述功率降低触发指示到外部功率供应的连接已被移除。

4.根据权利要求1所述的处理器电路，所述逻辑禁用通过PCIe链路与处理器电路通信的PCIe图形卡，并激活处理器电路的集成图形电路。

5.根据权利要求1所述的处理器电路，所述功率移除设置包括在初始引导序列期间由基本输入/输出系统(BIOS)设置的位。

6.根据权利要求1所述的处理器电路，所述逻辑在从集成的PCIe控制器移除功率之后将处理器电路转变成较低功率状态。

7.根据权利要求1所述的处理器电路，包括PCIe输入/输出(I/O)模块，所述逻辑禁用PCIe I/O模块。

8.根据权利要求7所述的处理器电路，所述逻辑当功率移除设置指示可从PCIe I/O模块移除功率时从PCIe I/O模块移除功率，并且当功率移除设置指示可不从PCIe I/O模块移除功率时将PCIe I/O模块置于低功率状态中。

9.一种装置，包括：

处理器电路，包括集成的快速外围组件互连(PCIe)控制器以控制PCIe链路；

集成设备；以及

逻辑，其至少一部分在硬件中，所述逻辑检测功率降低触发，激活集成设备，禁用集成的PCIe控制器，并基于用于集成的PCIe控制器的功率移除设置而从集成的PCIe控制器移除功率，

存储器单元，所述逻辑在存储器单元中存储用于集成的PCIe控制器的配置信息。

10.根据权利要求9所述的装置，所述逻辑通过将用于集成的PCIe控制器的功率门设置到断开状态而从集成的PCIe控制器移除功率。

11.根据权利要求9所述的装置，所述功率降低触发指示到外部功率供应的连接已被移除。

12.根据权利要求9所述的装置，所述处理器电路通过PCIe链路与PCIe设备通信，所述逻辑禁用PCIe设备并激活集成设备。

13.根据权利要求9所述的装置，所述功率移除设置包括在初始引导序列期间由基本输入/输出系统(BIOS)设置的位。

14.根据权利要求9所述的装置，所述逻辑在从集成的PCIe控制器移除功率之后将处理器电路转变成较低功率状态。

15.根据权利要求9所述的装置，所述处理器电路包括PCIe输入/输出(I/O)模块，所述逻辑禁用PCIe I/O模块。

16.根据权利要求15所述的装置，所述逻辑当功率移除设置指示可从PCIe I/O模块移除功率时从PCIe I/O模块移除功率，并且当功率移除设置指示可不从PCIe I/O模块移除功率时将PCIe I/O模块置于低功率状态中。

17.一种系统，包括：

根据权利要求9至16中任一项所述的装置；

显示器；以及

一个或多个射频(RF)收发器。