[发明专利]半导体存储装置

权利要求书

1.一种能够执行第一模式和第二模式的半导体存储装置，所述第一模式具有第一潜伏期，所述第二模式具有比所述第一潜伏期长的第二潜伏期，该半导体存储装置包括：

焊盘单元，该焊盘单元被配置为从外部接收地址和命令；

第一延迟电路，该第一延迟电路被配置为将所述地址延迟与所述第一潜伏期对应的时间；

第二延迟电路，该第二延迟电路包括串联的移位寄存器，并且被配置为将所述地址延迟与所述第一潜伏期和所述第二潜伏期之间的差值对应的时间；以及

控制器，该控制器被配置为在执行所述第二模式时使用所述第一延迟电路和所述第二延迟电路，

其中所述控制器在执行所述第一模式时转移所述第二延迟电路。

2.如权利要求1所述的装置，该装置还包括：

信号生成电路，该信号生成电路被配置为生成控制信号，从而根据读取命令识别读取操作，并根据写入命令识别写入操作；以及

第三延迟电路，该第三延迟电路被配置为将所述控制信号延迟预定时间，

其中所述控制器利用延迟的控制信号控制所述第二延迟电路。

3.如权利要求1所述的装置，该装置还包括时钟生成器，该时钟生成器被配置为生成第一时钟和第二时钟，该第二时钟的开始时间晚于所述第一时钟，

其中所述移位寄存器被划分为在前阶段部分和随后阶段部分，

所述在前阶段部分响应于所述第一时钟开始操作，并且

所述随后阶段部分响应于所述第二时钟开始操作。

4.如权利要求3所述的装置，其中：

所述第一时钟在接收到芯片使能信号时开始，并且

所述第二时钟在接收到读取命令和写入命令中的一者时开始。

5.如权利要求1所述的装置，其中：

所述控制器分别控制行地址和列地址，

所述行地址绕过所述第二延迟电路，并且

所述列地址通过所述第二延迟电路延迟。

6.如权利要求1所述的装置，其中所述控制器基于输入至所述焊盘单元的命令，利用行地址对操作进行控制，并且

基于通过所述第二延迟电路延迟的命令，利用列地址对操作进行控制。

7.如权利要求1所述的装置，其中：

所述焊盘单元包括第一焊盘和第二焊盘，并且

用于所述第一焊盘的延迟电路和用于所述第二焊盘的延迟电路设置在一起。

8.如权利要求1所述的装置，其中：

所述第一潜伏期和所述第二潜伏期各自在读取操作中具有读取潜伏期，在写入操作中具有写入潜伏期，并且

所述第二延迟电路为所述读取潜伏期和所述写入潜伏期设置相同的延迟时间。

9.如权利要求1所述的装置，其中所述第二延迟电路包括修调电路。

10.如权利要求1所述的装置，该装置还包括被配置为存储数据的存储单元阵列，

所述存储单元阵列由MRAM形成。

11.如权利要求1所述的装置，其中所述半导体存储装置包括自旋转移力矩磁阻式随机存取存储器(STT-MRAM)。