[发明专利]定向窥探介入

说明书

技术领域

本发明的各方面大体上涉及处理器，且更明确地说，涉及多处理器中的定向窥探介 入。

背景技术

典型的常规多处理器集成电路(即，芯片)利用使用互连总线互连的多个处理器核心。 每一处理器核心由一或多个高速缓冲存储器支持。每一高速缓冲存储器存储数据文件， 且通常以固定大小的块的形式在系统存储器和高速缓冲存储器之间加以传送。数据块被 称为“高速缓存线”。每一高速缓冲存储器包含与其已高速缓存的数据文件相关联的全 部地址的目录。

每一处理器核心的高速缓存的数据可由互连总线上的全部其它处理器核心共享。因 此，系统中可能具有许多数据副本：一个副本在主存储器中，所述主存储器可在芯片上 或芯片外，以及一个副本在每一处理器核心高速缓冲存储器中。此外，每一处理器核心 可与互连总线上的任何其它处理器核心共享在其高速缓冲存储器中的数据。因此，需要 维持与所共享的数据的一致性或相干性。互连总线处理各种处理器核心和高速缓冲存储 器当中的全部相干性交通以确保维持相干性。

用于在多处理器中维持相干性的一个机构利用被称为“窥探”的技术。当处理器核 心需要特定的高速缓存线时，所述处理器核心首先窥探其自身的高速缓冲存储器。如果 所述处理器核心在其自身的高速缓冲存储器中找到所述高速缓存线，那么高速缓存“命 中”已发生。然而，如果所述处理器核心在其自身的高速缓冲存储器中并未找到所述高 速缓存线，那么高速缓存“未命中”已发生。当高速缓存“未命中”发生时，窥探其它 处理器的高速缓冲存储器以确定其它高速缓冲存储器中的任一者是否具有所请求的高 速缓存线。如果所请求的数据位于另一处理器核心的高速缓冲存储器，那么另一处理器 核心的高速缓冲存储器可“介入”所述高速缓存线以向提出请求的处理器核心提供高速 缓存线，以使得提出请求的处理器核心不必存取来自主存储器的数据。

如果互连总线上仅存在两个处理器核心和相关的高速缓冲存储器，那么此窥探技术 会很有效。例如，如果第一处理器核心请求高速缓存线，且第二处理器核心的高速缓冲 存储器含有所请求的高速缓存线，那么第二处理器核心的高速缓冲存储器将向第一处理 器核心提供所请求的高速缓存线。如果第二处理器核心的高速缓冲存储器不含有所请求 的高速缓存线，那么第一处理器核心的高速缓冲存储器将存取来自芯片外的主存储器的 所请求的高速缓存线。然而，当互连总线支持越来越多的处理器核心(这些处理器核心中 的任一者在其高速缓冲存储器中可能具有所请求的数据)时，就需要存在更复杂的仲裁机 构以决定哪一处理器核心的高速缓冲存储器将向提出请求的处理器核心提供所请求的 高速缓存线。

当存在两个以上的由互连总线支持的处理器核心和相关联的高速缓冲存储器时的 一种仲裁机构包含在所述高速缓冲存储器中保存状态信息(亦即，在“介入者”中保存状 态信息)，所述状态信息指示对提供关于窥探请求的数据的职责。当处理器核心请求高速 缓存线时，互连总线“窥探”全部连接的高速缓冲存储器(例如，通过向互连总线上的全 部处理器高速缓冲存储器广播窥探请求)。由互连总线支持的每一处理器核心检查其高速 缓存线，并且被标记为介入者的高速缓冲存储器将向提出请求的处理器核心提供所请求 的高速缓存线。

更复杂的互连总线实施窥探过滤器，其维持表示高速缓存线的条目，所述高速缓存 线为互连总线上的全部处理器核心高速缓冲存储器所拥有。窥探过滤器引导互连总线以 只窥探可能具有数据副本的处理器高速缓冲存储器，而不是向互连总线上的全部处理器 高速缓冲存储器广播窥探请求。

历史上，用于确定介入的高速缓冲存储器的决策过程是基于固定方案执行。例如， 基于请求高速缓存线的最后一个处理器核心或请求高速缓存线的第一个处理器核心，确 定介入的高速缓冲存储器。不幸的是，第一个处理器核心或最后一个处理器核心可能都 不是提供高速缓存线的最佳处理器核心。

因此，需要用于仲裁互连总线的改进的设备和方法。

发明内容

本发明的实例实施方案是针对用于横跨多处理器架构中的互连模块总线的定向窥 探介入的设备、方法、系统和非暂时性机器可读媒体。一或多个实施方案包含低等待时 间的高速缓存介入机构，其实施窥探过滤器以动态地选择介入者高速缓冲存储器，以用 于多处理器架构中的高速缓存“命中”。