[发明专利]用于提高BEOL介电性能的硅通孔结构和方法

说明书

公开了改进的硅通孔(TSV)和制造方法。在半导体衬底上形成后段制程(BEOL)堆叠。在后段制程(BEOL)堆叠和半导体衬底中形成TSV腔体。共形保护层沿着BEOL堆叠设置在TSV腔体的内表面上，到达半导体衬底内的中间处。共形保护层用于在后续处理期间保护BEOL堆叠内的电介质层，从而提高集成电路质量和产品良率。

技术领域

本发明一般涉及半导体制造，更具体地，涉及改进的硅通孔和制造方法。

背景技术

对于各种应用而言，对增大集成电路(IC)中的电路密度的要求日益增加。一种增大电路密度的技术涉及三维(3D)堆叠芯片，在该芯片中，管芯(die)一个叠一个地堆叠，以减小集成电路所需的空间或者提供在芯片之间(诸如，在逻辑芯片和存储器芯片之间)的较短的互连路径。硅通孔(TSV)技术是3D集成技术之一，可用于连接包括3D堆叠芯片模块的各种管芯。以导电材料填充的“穿通孔”在填充之后变成用作导电路径的布线，也被称为硅通孔、或TSV。因此，期望改进TSV的制造。

发明内容

在第一方面，本发明的实施例提供了一种在半导体结构中形成硅通孔(TSV)的方法，所述半导体结构包括上面设置有后段制程(BEOL)堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程(BEOL)堆叠中形成TSV腔体；对所述半导体结构执行脱气工艺；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积共形保护层，其中所述共形保护层延伸到所述TSV腔体内中间处；在所述TSV腔体中沉积绝缘氧化物层；以及用填充金属来填充所述TSV腔体。

在第二方面，本发明的实施例提供了一种在半导体结构中形成硅通孔(TSV)的方法，所述半导体结构包括上面设置有后段制程(BEOL)堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程(BEOL)堆叠中形成TSV腔体；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积氮化硅层，其中所述氮化硅层延伸到所述TSV腔体内达大约1％至大约10％；在所述TSV腔体中沉积氧化物层；以及用填充金属来填充所述TSV腔体。

在第三方面，本发明的实施例提供了一种半导体结构，所述半导体结构包括：硅衬底；设置在所述硅衬底上的后段制程(BEOL)堆叠，其中所述BEOL堆叠包括多个金属层和电介质层；硅通孔(TSV)腔体，其形成在所述BEOL堆叠和所述硅衬底中；共形保护层，其设置在所述BEOL堆叠的内表面上以及所述硅衬底的内表面上，到达所述TSV腔体的衬底部分内的中间处；以及填充金属，其设置在所述TSV腔体中，其中所述共形保护层设置在所述BEOL堆叠和所述填充金属之间。

附图说明

根据下面结合附图进行的描述，本发明的结构、操作和优点将变得更加清楚。这些附图旨在是示例性的，而非限制性的。为了例示的清晰，一些附图中的某些元件可被省略，或者不按比例例示。剖面图可采用“切片”或者“近视的”剖面图的形式，为了例示的清晰，省略了原本在“真实”剖面图中会看得见的某些背景线。

通常，在附图的各个图中可用相似的附图标记表示相似的元件，在这种情况下，通常，最后两个有效位可以是相同的，最高有效位是附图的编号。此外，为了清晰起见，在某些附图中可省略一些附图标记。

图1示出本发明的实施例的起始点的半导体结构。

图2示出后续的形成TSV腔体的工艺步骤之后的半导体结构。

图3示出后续的沉积共形保护层的工艺步骤之后的半导体结构。

图4示出后续的沉积氧化物层的工艺步骤之后的半导体结构。

图5示出后续的沉积额外的衬里层的工艺步骤之后的半导体结构。

图6示出后续的在TSV腔体中沉积填充金属的工艺步骤之后的半导体结构。

图7是指示本发明的实施例的工艺步骤的流程图。