[发明专利]使用感测电路执行逻辑运算的设备及方法

权利要求书

1.一种用于执行逻辑运算的设备，其包括：

存储器单元阵列；及

感测电路，其包括耦合到所述阵列的感测线的主要锁存器，所述感测电路经配置以：

通过感测耦合到所述感测线的存储器单元而执行逻辑运算的第一运算阶段；

通过感测耦合到所述感测线的相应数目个不同存储器单元而执行所述逻辑运算的数个中间运算阶段；及

在不执行感测线地址存取的情况下通过执行以下操作在耦合到所述主要锁存器的次要锁存器中累加所述第一运算阶段及所述数个中间运算阶段的结果：

如果所述逻辑运算为NAND运算或AND运算，启用耦合到所述感测线的第一传输晶体管；及

如果所述逻辑运算为NOR运算或OR运算，启用耦合到所述阵列的互补感测线的第二传输晶体管。

2.根据权利要求1所述的设备，其中所述次要锁存器中的所述累加结果为所述逻辑运算的结果，且其中所述感测电路进一步经配置以在不启用耦合到所述感测电路的输入/输出I/O线的情况下将所述逻辑运算的所述结果存储于所述阵列中。

3.根据权利要求1所述的设备，其中所述次要锁存器中的所述累加结果为所述逻辑运算的结果的反相，且其中所述感测电路进一步经配置以在不启用耦合到所述感测电路的输入/输出I/O线的情况下将所述逻辑运算的所述结果存储于所述阵列中。

4.根据权利要求1所述的设备，其中所述感测电路包括：

感测放大器，其包含所述主要锁存器；及

计算组件，其包含：

所述次要锁存器；

所述第一传输晶体管，其耦合到所述次要锁存器；及

第一反相晶体管，其耦合到所述感测线及所述第一传输晶体管。

5.根据权利要求4所述的设备，其中所述感测线和所述互补感测线耦合到所述主要锁存器，且其中所述计算组件进一步包含：

所述第二传输晶体管，其耦合到所述次要锁存器；及

第二反相晶体管，其耦合到所述互补感测线及所述第二传输晶体管。

6.根据权利要求5所述的设备，其中所述次要锁存器包括一对n沟道晶体管及一对p沟道晶体管，且其中：

所述对n沟道晶体管的第一n沟道晶体管的栅极及所述对p沟道晶体管的第一p沟道晶体管的栅极耦合到所述第一反相晶体管的栅极；及

所述对n沟道晶体管的第二n沟道晶体管的栅极及所述对p沟道晶体管的第二p沟道晶体管的栅极耦合到所述第二反相晶体管的栅极。

7.根据权利要求1所述的设备，其中所述感测电路经配置以使用少于将所述感测线从接地电压充电到对应于所述阵列的供应电压所需的能量量的能量量存储所述逻辑运算的结果。

8.一种用于执行逻辑运算的方法，其包括：

经由耦合到感测线的感测放大器感测存储于存储器单元中的数据值，所述数据值充当所述逻辑运算的第一输入；

经由启用耦合到所述感测线的第一传输晶体管及耦合到互补感测线的第二传输晶体管而将经确定数据值传送到耦合到所述感测放大器的计算组件的锁存器中；

经由所述感测放大器感测存储于耦合到所述感测线的数个不同存储器单元中的数个数据值，所述数个数据值充当所述逻辑运算的相应数目个额外输入；

在不执行感测线地址存取的情况下使用所述计算组件确定所述逻辑运算的结果，

其中确定所述逻辑运算的所述结果包括通过执行以下操作对存储于所述存储器单元中的所述数据值及存储于所述数个不同存储器单元中的所述数个数据值执行累加函数：

如果所述逻辑运算为NAND运算或AND运算，启用耦合到所述感测线的第一传输晶体管；及

如果所述逻辑运算为NOR运算或OR运算，启用耦合到所述互补感测线的第二传输晶体管。

9.根据权利要求8所述的方法，其进一步包括在感测存储于所述数个不同存储器单元中的所述数个数据值期间将所述锁存器维持于激活状态。