[发明专利]对纠错码进行编码的方法和编码器

说明书

对纠错码进行编码的方法和编码器。根据实施例，一种用于纠错编码的编码器包括：被配置成接收消息位向量并且根据消息位向量计算中间奇偶位向量的第一硬件资源，其中中间奇偶位向量是基于对应于消息位的奇偶校验矩阵的子矩阵计算出的；以及被配置成根据中间奇偶位向量计算奇偶位向量的第二硬件资源，其中第二硬件资源被配置成计算多个不同的码的奇偶位，并且其中被配置成计算用于码中的特定一个码的奇偶位的硬件资源的部分与被配置成计算用于码中的另一特定的一个码的奇偶位的硬件资源的部分公共地共享。因此，相同的编码器硬件可以使用降低的存储和硬件复杂性要求来执行关于不同块长度和/或码速率的编码。

技术领域

本发明涉及对纠错码进行编码的方法和编码器。

背景技术

发射数字数据的过程可以将误差引入到数据中。从而，所接收的数据可以与所发射的数据不同。这种差错典型地是由存在于传输信道中的噪声引起的。差错的量通常与相对于噪声存在的量的传输信号强度有关。纠错编码是其在传输之前将冗余插入到数据中的技术。在接收后，该冗余被用于尝试纠正在传输过程期间引入的误差。

块编码是一种纠错编码，其中要被发射的数字数据被拆分成固定大小的消息。在传输之前，每个消息由编码器编码成码字(也称为“块”)。冗余，称为奇偶校验数据，在编码过程期间被插入，使得码字被做成比消息更大。每个码字包括信息位和奇偶校验位两者。假设码字分别由n位组成。n位中仅某些模式是有效的码字；剩余的模式都是无效的。然后码字被发射，这可能导致码字被损坏。在接收后，解码器尝试根据所接收的并且可能被损坏的码字来推理原始的消息。

发生器矩阵可以在编码过程期间被用于将消息编码为有效码字。在接收后，奇偶校验矩阵可以在解码过程期间被用于生成差错向量，其中差错向量指示在所接收的码字中差错的存在。

线性块纠错码是一种其中有效码字的任何线性组合也是有效码字的码。低密度奇偶校验(LDPC)码是以稀疏奇偶校验矩阵为特征的线性块纠错码的子类别。这意味着，奇偶校验矩阵主要由0和相对小数字的1组成。LDPC码最初是在1960年代引入的但最近受到越来越多的关注。这是至少部分地是由于在使LDPC码适合于硬件实现的解码方面的固有的并行性并且由于在设计LDPC码方面的灵活性，这允许LDPC码被用于各种应用中。许多电信标准使用具有各种块长度和码速率的LDPC码的集合。码速率可以被定义为被包含在每个块中的非冗余数据的部分。

对于LDPC码的发生器矩阵一般是不稀疏的。这意味着，对于LDPC码的编码过程可以具有高的复杂性。在减少编码复杂性的努力中，一些编码方案在编码过程期间使用奇偶校验矩阵来计算码字。这是可能的，因为由于针对每个特定的LDPC码的奇偶校验矩阵可以从针对该码的发生器矩阵中导出所以奇偶校验矩阵与发生器矩阵有关。奇偶校验矩阵可以被划分成子矩阵。用于每个码字的奇偶校验位可以使用子矩阵根据消息位而计算出来。

一些LDPC编码器采用后向的替代品。这种方法被用来避免在降低编码计算的复杂性的努力中奇偶校验子矩阵的转置。然而，后向置换程序的并行性引入了高复杂性。另外，为了实现关于具有不同的块长度和码速率的LDPC码的后向置换程序，至少对于多个子矩阵的非零元素需要被存储(即每个码长度、每个码速率一个)，这需要大的存储器。除了存储要求，这些程序的实现往往需要复杂的硬件。

发明内容

本发明是针对一种关于低密度纠错码的奇偶校验编码器并且涉及一种编码方法。根据实施例，一种用于纠错编码的编码器，包括：第一硬件资源，其被配置成接收消息位向量并且根据消息位向量计算中间奇偶校验位向量，其中，中间奇偶校验位向量是基于奇偶校验矩阵的子矩阵来计算出的；以及第二硬件资源，其被配置成根据中间奇偶校验位向量计算奇偶位向量，其中，第二硬件资源被配置成计算多个不同的码的奇偶校验位，以及其中，被配置成计算关于码中的特定一个码的奇偶校验位的硬件资源的部分与被配置成计算关于码中的另一特定的码的奇偶校验位的硬件资源的部分公共地共享。