[发明专利]非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器

说明书

公开一种非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器。包含于逐次逼近寄存器型模数转换器的内部时钟发生器包括：检测部，其感测最终内部时钟与下一个外部时钟的发生时刻并生成上升脉冲或下降脉冲；以及，延迟块，其根据所述上升脉冲或下降脉冲控制偏置电压使得延迟时间增大或减小。本发明的非同步式逐次逼近寄存器型模数转换器能够使内部时钟与拐点变化和电路整体或局部温度变化无关地保持稳定工作。

技术领域

本发明涉及内部时钟能够与温度和拐点变化无关地保持稳定工作的非同步式逐次逼近寄存器型模数转换器。

背景技术

随着移动设备之类的低能耗应用软件的使用量上升，具有小面积、低能耗优点的非同步式逐次逼近寄存器型模数转换器(SAR ADC：Successive Approximation ResisterAnalog-to-Digital Converters，以下称为“SAR ADC”)的需求日益增大。

非同步式SAR ADC的优点是对于一个外部时钟发生所需比特(bit)数的内部时钟，因此转换速度快。但非同步式SAR ADC的缺点是用于保障电容器数模转换器(CDAC：Capacitor Digital-to-Analog Converter)的稳定化时间的延迟块的延迟时间随拐点与温度变化被动变化。即，对于非同步式SAR ADC来讲，延迟块发生的延迟时间随拐点与温度变化被动变化，而这将引起包含于SAR ADC的CDAC的稳定化错误等问题或无法在一个外部时钟内转换所有比特的问题。

发明内容

技术问题

本发明的目的在于提供一种内部时钟能够与拐点变化和电路整体或局部温度变化无关地保持稳定工作的非同步式逐次逼近寄存器型模数转换器。

技术方案

根据本发明的一方面，提供一种内部时钟能够与温度及拐点变化无关地保持稳定工作的非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器。

根据本发明的一个实施例，能够提供一种包含于逐次逼近寄存器型模数转换器的内部时钟发生器，包括：检测部，其感测最终内部时钟与下一个外部时钟的发生时刻并生成上升脉冲或下降脉冲；以及，延迟块，其根据所述上升脉冲或下降脉冲控制偏置电压使得延迟时间增大或减小。

所述检测部能够在感测到所述下一个外部时钟之前先感测到所述最终内部时钟的情况下生成所述下降脉冲，在感测到所述最终内部时钟之前先感测到所述下一个外部时钟的情况下生成所述上升脉冲。

所述延迟块能够根据所述上升脉冲增大所述偏置电压使得所述延迟时间减小，根据所述下降脉冲减小所述偏置电压使得所述延迟时间增大。

所述延迟块可以包括：延迟控制器(Delay Controller)，其根据所述上升脉冲或所述下降脉冲使所述偏置电压上升或减小；以及，逆变器链(Inverter Chain)，其根据所述偏置电压的上升或减小使延迟时间增大或减小。

本发明还可以包括：生成并输出用于驱动所述延迟块的驱动信号的驱动信号生成部。

本发明还可以包括：根据所述驱动信号依次生成n个内部时钟的触发阵列(flip/flop array)。

根据本发明的另一实施例，能够提供一种逐次逼近寄存器型模数转换器，包括：比较器；以及，内部时钟发生器，其根据所述比较器的输出信号生成n个内部时钟，其中，所述内部时钟发生器感测最终发生的内部时钟与下一个外部时钟的发生时刻并控制偏置电压使得用于所述比较器工作的延迟时间增大或减小。

技术效果

提供一种根据本发明一个实施例的非同步式逐次逼近寄存器型模数转换器，因此能够与内部时钟温度和拐点变化无关地保持稳定工作。

附图说明