[发明专利]碳化硅半导体器件及其制造方法

说明书

一种碳化硅半导体器件包括碳化硅衬底(10)、栅极绝缘膜(15)和栅电极(27)。碳化硅衬底(10)具有第一主表面(10a)和与所述第一主表面(10a)相反的第二主表面(10b)。所述栅极绝缘膜(15)被设置成接触所述碳化硅衬底(10)的所述第一主表面(10a)。所述栅电极(27)设置在所述栅极绝缘膜(15)上，使得所述栅极绝缘膜(15)位于所述栅电极(27)和所述碳化硅衬底(10)之间。在175℃的温度下向栅电极(27)施加‑5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。因此，提供了阈值电压的波动可减弱的碳化硅半导体器件及其制造方法。

技术领域

本发明涉及碳化硅半导体器件及其制造方法，特别地，涉及可减少阈值电压波动的碳化硅半导体器件及其制造方法。

背景技术

为了允许半导体器件的击穿电压高、损耗低并且用于高温环境中，近来已经越来越多地采用碳化硅作为形成半导体器件的材料。碳化硅是带隙比传统上被广泛用作形成半导体器件的材料的硅大的宽带隙半导体。因此，通过采用碳化硅作为形成半导体器件的材料，可实现半导体器件的较高击穿电压和较低导通电阻。已经采用碳化硅作为材料的半导体器件的优点还在于，在高温环境中使用期间的特性降低小于已经采用硅作为材料的半导体器件中。

例如，在采用碳化硅作为材料的半导体器件之中的金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅型双极性晶体管(IGBT)中，可通过在将预定阈值电压定义为边界的情况下控制是否在沟道区中形成反型层，控制是否允许将在两个电极之间流动的电流流动。

例如，Mitsuo Okamoto等人的“Reduction of Instability in Vth of4H-SiCCarbon Face MOSFETs”(日本应用物理学会(The Japan Society of Applied Physics)的第59届春季会议论文集，2012年春，第15-309页(NPD1))已经指出，碳化硅MOSFET由于栅极偏置应力而遭遇阈值电压的波动。本文献公开了为了减少阈值电压的波动在氢气氛中将形成有栅极氧化物膜的碳化硅衬底退火的方法。

引用列表

非专利文献

NPD1：Mitsuo Okamoto等人的“Reduction of Instability in Vth of4H-SiCCarbon Face MOSFETs”(日本应用物理学会的第59届春季会议论文集，2012年春，第15-309页(NPD1))

发明内容

技术问题

然而，在于氢气氛中进行退火的情况下，即使可暂时减少阈值电压的波动，例如，当在形成欧姆电极的后续步骤中将衬底暴露于高温时，也会有损减少阈值电压波动的效果。换句话讲，虽然在衬底上形成栅电极的阶段减少了阈值电压的波动，但在最终器件的阶段，阈值电压的波动可能没有减少。

本发明致力于解决以上的问题，本发明的目的是提供可减少阈值电压的波动的碳化硅半导体器件及其制造方法。

问题的解决方案

根据本发明的一种碳化硅半导体器件包括碳化硅衬底、栅极绝缘膜和栅电极。所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面。所述栅极绝缘膜被设置为接触所述碳化硅衬底的所述第一主表面。所述栅电极设置在所述栅极绝缘膜上，使得所述栅极绝缘膜位于所述栅电极和所述碳化硅衬底之间。在175℃的温度下向所述栅电极施加-5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。