[发明专利]处理器及其操作方法、以及计算机可读存储介质

说明书

一种处理器，包含多个处理核与由该多个处理核共用的一快取存储器。该快取存储器包含一合并引擎，用以自该多个处理核中的各个处理核接收一个别请求，并据此执行与该快取存储器相关的一操作。该合并引擎将来自该多个处理核中两个或更多个处理核的多个个别请求合并为一合并后请求。该合并引擎通过执行一单一操作来执行该合并后请求，并于该单一操作完成时，通知该多个处理核中的两个或更多个处理核，其个别请求已经完成。

交叉引用相关的申请

本申请主张申请日为2014年9月18日的美国专利第62/052,387号临时申请的国际优先权。该优先权的全文并入本申请以供参考。

技术领域

本发明关于一种处理器及其操作方法，特别是关于一种适用于管理快取存储器合并请求的处理器及其操作方法。

背景技术

近年来，随着快取存储器快取空间规格的增加，执行快取存储器管理操作所需要的时间愈来愈长。举例而言，对快取空间规格为四百万字节的大型快取存储器执行一个回写无效(writeback invalidation)操作所需要的时间可能长到对该快取存储器的处理器的其他运作带来干扰。在由多个处理核共用一快取存储器的情况下，若该些处理核在短时间内提出多个快取存储器管理操作请求，上述干扰会更加恶化。

此外，对现行处理器来说，诊断错误非常的困难，要诊断与快取存储器相关的错误尤其困难。原因在于，快取存储器中可能储存有大量且相当复杂的数据，尤其是在多个处理核共用快取存储器的情况。

一般而言，开发人员可用的主要除错工具为设计处理器时所用的模拟软件或模拟器。开发人员可将处理器(包含快取存储器)的初始状态提供给模拟器。根据此初始处理器状态，模拟器开始执行一目标程序，直到出现程序漏洞。开发人员得以回顾模拟器的执行历史记录来判断何时发生错误，以及是哪一个元件导致错误。

发明内容

本发明的一范畴在于提供一种处理器。该处理器包含多个处理核以及由该多个处理核共用的一快取存储器。该快取存储器包含一合并引擎，用以自该多个处理核中的各个处理核接收一个别请求，并据此执行与该快取存储器相关的一操作。该合并引擎将来自该多个处理核中两个或更多个处理核的多个个别请求合并为一合并后请求。针对该合并后请求，该合并引擎执行一单一操作，并于该单一操作完成时，个别通知该多个处理核中的两个或更多个处理核，其个别请求已经完成。

本发明的另一范畴在于提供用于一处理器的操作方法。该处理器具有多个处理核与一快取存储器。该快取存储器由该多个处理核共用。该方法包含利用该快取存储器自该多个处理核中的各个处理核接收一个别请求，以执行相关于该快取存储器的一操作。该方法亦包含合并来自该多个处理核中的两个或更多个处理核的该些个别请求为一合并后请求。该方法亦包含通过执行一单一操作以执行该合并后请求，以及于该单一操作完成时，个别通知该多个处理核中的两个或更多个处理核，其个别请求已经完成。

本发明的另一范畴在于提供一计算机程序产品。该计算机程序产品被编码于供运算装置使用的至少一非暂态计算机可使用介质中。该计算机程序产品包含储存于该介质中用以配合一处理器的计算机可使用程序码。该计算机可使用程序码包含用以配合多个处理核的第一程序码，以及用以配合该多个处理核共用的一快取存储器的第二程序码。该快取存储器包含一合并引擎，用以自该多个处理核中的各个处理核接收一个别请求，并执行相关于该快取存储器的一操作。该合并引擎合并来自该多个处理核中的两个或更多个处理核的该些个别请求为一合并后请求。为执行该合并后请求，该合并引擎执行一单一操作，并于该单一操作完成时个别通知该多个处理核中的两个或更多个处理核，其个别请求已经完成。

附图说明

图1呈现一处理器的功能方块图。

图2呈现图1中的系统总线的局部功能方块图。

图3呈现图1中的末级快取存储器中的一快取项目的示意图。