[发明专利]在加电和断电序列期间控制电流

权利要求书

1.一种由输入/输出(IO)电源电压供电的输入/输出(IO)电路，所述IO电路包括：

电源检测器单元，其经配置检测核心电源电压并生成电源检测信号；

驱动器电路，其连接到PAD并经配置接收所述电源检测信号；以及

故障安全电路，其经配置接收PAD电压，其中所述故障安全电路和所述电源检测器单元经配置基于所述IO电源电压和所述PAD电压控制来自所述PAD的泄漏电流。

2.根据权利要求1所述的IO电路，其中所述驱动器电路包括：

一对电平移位器电路，其中每个电平移位器电路经配置接收所述电源检测信号和所述核心电源电压并且经配置将所述电源检测信号从核心电源电压电平转换为IO电源电压电平；

一对预驱动器逻辑电路，其中每个预驱动器逻辑电路连接到电平移位器电路的输出；

一对门电路，其中每个门电路连接到预驱动器逻辑电路的输出；以及

末级驱动器电路，其中所述故障安全电路和所述一对预驱动器逻辑电路经配置驱动所述一对门电路，所述一对门电路去激活所述末级驱动器电路以基于所述IO电源电压和所述PAD电压控制来自所述PAD的所述泄漏电流。

3.根据权利要求2所述的IO电路，其中所述末级驱动器电路包括末级驱动器PMOS晶体管和末级驱动器NMOS晶体管。

4.根据权利要求1所述的IO电路，其中所述电源检测器单元由所述IO电源电压供电，并且所述电源检测器单元包括：

二极管连接式晶体管，其耦合到所述IO电源电压；

输入反相器级，其连接到所述二极管连接式晶体管并经配置接收所述核心电源电压作为输入；

第二反相器级，其连接到所述输入反相器级的输出；

串联耦合的一对弱保持器晶体管，其中所述一对弱保持器晶体管的栅极端子连接到所述第二反相器级的输出，并且其中所述一对弱保持器晶体管经配置将所述输入反相器级的所述输出拉到所述IO电源电压电平；以及

耦合到所述第二反相器级的输出反相器级，其中所述输出反相器级经配置缓冲所述输入反相器级的所述输出并生成电源检测信号。

5.根据权利要求4所述的IO电路，其中所述二极管连接式晶体管包括NMOS晶体管和PMOS晶体管中的一个。

6.根据权利要求4所述的IO电路，其中所述二极管连接式晶体管包括连接到所述IO电源电压的漏极端子和栅极端子。

7.根据权利要求4所述的IO电路，其中所述一对弱保持器晶体管包括串联连接的顶部PMOS晶体管和底部PMOS晶体管，其中所述顶部PMOS晶体管和所述底部PMOS晶体管的栅极端子经配置接收所述第二反相器级的所述输出，并且所述顶部PMOS晶体管的源极端子连接到所述IO电源电压，并且所述底部PMOS晶体管的漏极端子连接到所述输入反相器级的所述输出。

8.根据权利要求4所述的IO电路，其中所述电源检测信号经配置基于所述IO电源电压改变。

9.根据权利要求4所述的IO电路，其中所述电源检测信号经配置当所述IO电源电压为斜坡函数并且所述核心电源电压处于关状态时跟随所述IO电源电压。

10.根据权利要求1所述的IO电路，其中所述电源检测器单元经配置在所述IO电源电压高于跳变点电压并且所述PAD电压处于逻辑高时，通过去激活末级驱动器电路控制来自所述PAD的所述泄漏电流。