[发明专利]沟槽栅极沟槽场板半垂直半横向MOSFET

说明书

在描述的示例中，半导体器件(100)具有带有深沟槽结构(104)的垂直漏极延伸MOS晶体管(110)以限定垂直漂移区(108)和至少一个垂直漏极接触区(106)，所述垂直漏极接触区(106)通过深沟槽结构(104)的至少一个实例与垂直漂移区(108)分开。掺杂剂被植入至垂直漏极接触区(106)，并且半导体器件(100)被退火，使得植入的掺杂剂扩散接近深沟槽结构(104)的底部。垂直漏极接触区(106)在介入中间的深沟槽结构(104)的底部处电接触至最近的垂直漂移区(108)。至少一个栅极(114)、主体区(118)和源极区(120)形成在漂移区(108)之上且在半导体器件(100)的衬底(102)的顶部表面处或接近半导体器件(100)的衬底(102)的顶部表面处。深沟槽结构(104)被隔开以形成漂移区(108)的RESURF区域。

技术领域

本发明总体涉及半导体器件，并且具体涉及在半导体器件中的漏极延伸晶体管。

背景技术

延伸漏极金属氧化物半导体(MOS)晶体管可以由在导通状态下晶体管的电阻、晶体管在包含晶体管的衬底的顶部表面处占据的横向面积以及限制晶体管的最大工作电势的在晶体管的漏极节点和源极节点之间的击穿电势来表征。可以期待的是，减少对于给定导通状态电阻和击穿电势的值的晶体管的面积。一种减少面积的技术是在延伸漏极中以垂直方向配置漂移区，使得漂移区中的漏极电流垂直地流至衬底的顶部表面。使用平面处理来将垂直取向漂移区集成在半导体器件中同时将制造成本和复杂性限制到所期待水平可能是有问题的。

发明内容

在描述的示例中，具有垂直漏极延伸MOS晶体管的半导体器件可以通过形成深沟槽结构以限定晶体管的垂直漂移区并限定接近漂移区的至少一个垂直漏极接触区而形成，所述垂直漏极接触区通过深沟槽结构的至少一个实例与垂直漂移区分开。掺杂剂被植入至垂直漏极接触区，并且半导体器件被退火，使得植入的掺杂剂扩散接近深沟槽结构的底部。垂直漏极接触区在介入中间的深沟槽结构的底部处电接触至最近的垂直漂移区。至少一个栅极、主体区以及源极区形成在漂移区之上(above)且在半导体器件的衬底的顶部表面处或接近半导体器件的衬底的顶部表面处。深沟槽结构被隔开以形成漂移区的RESURF区域。

附图说明

图1是具有垂直漏极延伸MOS晶体管的半导体器件的横截面图。

图2是具有垂直漏极延伸MOS晶体管的另一半导体器件的横截面图。

图3是具有垂直漏极延伸MOS晶体管的进一步的半导体器件的横截面图。

图4是具有垂直漏极延伸MOS晶体管的另一半导体器件的横截面图。

图5是具有垂直漏极延伸MOS晶体管的进一步的半导体器件的横截面图。

图6A至图6E是在连续的制造阶段中半导体器件的横截面图。

图7和图8是具有垂直漏极延伸MOS晶体管的半导体器件的顶视图。

具体实施方式

以下共同待审的专利申请在此以引用的方式并入本文中：申请No.US14/044,915；以及申请No.US 14/044,926。

在至少一个示例中，半导体器件可以是包含垂直漏极延伸MOS晶体管和至少一个其它晶体管的集成电路。在另一个示例中，半导体器件可以是垂直漏极延伸MOS晶体管是仅有的晶体管的分立器件。

为了该描述的目的，关于晶体管的术语“电阻率”是晶体管在晶体管形成的衬底的顶部表面处占据的面积乘以当晶体管完全导通时晶体管的电阻的积。