[发明专利]半导体纳米线制造

说明书

提供了用于在基板1、20、50上制造半导体纳米线12、40、41、45、47的方法。纳米线模板3、6、22、24、31、32形成在基板上。纳米线模板限定细长通道8、26、33，其在模板中的开口7、25与晶种表面10、27、34之间在基板上方横向延伸。晶种表面10、27、34暴露于通道并且具有多达2x4¹⁰nm²的面积。经由该开口，在模板中自晶种表面选择性生长半导体纳米线。晶种表面10、27、34的面积优选为使得纳米线的生长从晶种表面上的单个成核点开始进行。

技术领域

本发明涉及半导体纳米线的制造，并提供了用于在基板上制造半导体纳米线的方法以及通过这种方法获得的半导体结构。

背景技术

一直以来已知可以通过在基板上图案化期望形状的沟槽然后沉积半导体材料以填充沟槽来形成半导体结构。美国专利申请公开第2011/0306179号和2011/0086491号描述了用于以这种方式形成III-V族半导体结构的示例性工艺。图案化沟槽技术的主要问题是在所得到的半导体的晶体结构中发生缺陷。限制这些缺陷的一种技术(已知为纵横比捕获法(ART))涉及控制在掩模的侧壁之间限定的沟槽的纵横比，使得形成在沟槽中的半导体结构的位错趋向于在掩模侧壁处终止。然后，可在位错上方的半导体结构的上部区域中抑制缺陷。在美国专利第8,324,660号以及Waldron等人的“Integration of InGaAs Channeln-MOS Devices on 200mm Si Wafers Using the Aspect-Ratio-Trapping Technique”(ECS Transcations，45(4)115-128(2012))中描述了这种类型的技术的示例。

使用限制外延层过生长(ELO)的技术也可以减少半导体结构中的缺陷。通过该技术，以单晶半导体材料的加长带的形式，平面半导体结构从晶种开始横向生长(即，大体与基板平面平行)。在上方和下方限制表面之间限定的通道区域中，选择性外延生长从晶种带开始横向进行。该技术的示例在以下文献中进行了描述：Schubert&Neudect的“A NewEpitaxy Technique for Device Isolation and Advanced Device Struxtures”(EightBiennial University/Government/Industry Symposium,1989)、Ogura&Fujimoto的“Novel technical for Si epitaxial lateral overgrowth:Tunnel epitaxy”(Appl.Phys.Lett.55,2205(1989))、Ogura等人的“50-nm-Thick Silicon-on-InsulatorFabrication by Advanced Epitaxial Lateral Overgrowth:Tunnel Epitaxy”(J.Electrochem.Soc.,Vol.140,No.4,April 1993)、Pribat等人的“StructuralCharacterzation of Conformally Grown(100)Si Films”(Japanese Journal ofApplied Physics,Vol.29,No.11,1990,pp.L1943-L1946)、Pribat等人的“DefectFiltering in GaAs on Si by Conformal Growth”(Japanese Journal of AppliedPhysics,Vol.30,No.3B,1991,pp.L431-L434)以及美国专利第4,952,526号和5,360,754号。该限制ELO横向生长技术仅用于生长平面或二维的层结构。