[发明专利]半导体装置以及半导体装置的制造方法

说明书

技术领域

(关联申请的相互参照)

本申请为2013年12月26日申请的日本专利申请特愿2013-269265的关联申请，并要求基于该日本专利申请的优先权，且将该日本专利申请所记载的全部内容作为构成本说明书的内容而进行援用。

本说明书所公开的技术涉及一种半导体装置。

背景技术

在日本专利公开2008-135522号公报(以下，称为专利文献1)中公开了一种半导体装置，其具有形成有MOS(Metal Oxide Semiconductor，金属氧化物半导体)结构的元件区域和该区域的周围的外周区域。在外周区域中以包围元件区域的方式而形成有多个沟槽，并且在各个沟槽内填充有绝缘层。在外周区域的各个沟槽的下端处形成有p型的底面围绕区域。当MOSFET(Metallic Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)关断时，耗尽层将从元件区域向外周区域延伸。此时，各个底面围绕区域促进耗尽层的延伸。因此，根据该结构，能够实现较高的耐压。

发明内容

发明所要解决的课题

在专利文献1的半导体装置中，当从元件区域扩展的耗尽层到达外周区域内的最初的底面围绕区域(距元件区域最近的底面围绕区域)时，耗尽层将从最初的底面围绕区域朝向第二个底面围绕区域(从元件区域起第二个底面围绕区域)延伸。当耗尽层到达第二个底面围绕区域时，耗尽层将从第二个底面围绕区域朝向第三个底面围绕区域延伸。如此，由于耗尽层经由各个底面围绕区域而依次扩展开来，因此耗尽层的扩展速度并没有那么快。因此，在本说明书中，提供一种能够通过使耗尽层迅速地在外周区域内伸展，从而实现较高的耐压的技术。

用于解决课题的方法

本说明书公开的半导体装置具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面上。所述半导体基板具有元件区域和外周区域，所述元件区域内形成有对所述表面电极与所述背面电极之间进行开关的绝缘栅型开关元件，所述外周区域与所述元件区域邻接。所述绝缘栅型开关元件具有：第一导电型的第一区域，其与所述表面电极连接；第二导电型的第二区域，其与所述表面电极连接，并与所述第一区域相接；第一导电型的第三区域，其被形成在所述第二区域的下侧，且通过所述第二区域而与所述第一区域隔开；栅绝缘膜，其与所述第二区域相接；栅电极，其隔着所述栅绝缘膜而与所述第二区域对置。在所述外周区域内的所述半导体基板的所述表面上，形成有第一沟槽和与所述第一沟槽隔开间隔而配置的第二沟槽。在所述第一沟槽内与所述第二沟槽内形成有绝缘膜。在所述第一沟槽与所述第二沟槽之间的区域内的所述表面侧形成有第二导电型的表面区域。在所述第一沟槽的底面上露出的范围内形成有第二导电型的第一底面区域。在所述第二沟槽的底面上露出的范围内形成有第二导电型的第二底面区域。沿着所述第一沟槽的侧面而形成有对所述表面区域与所述第一底面区域进行连接的第二导电型的第一侧面区域。沿着所述第二沟槽的侧面而形成有对所述表面区域与所述第二底面区域进行连接的第二导电型的第二侧面区域。在与所述表面区域、所述第一底面区域、所述第二底面区域、所述第一侧面区域以及所述第二侧面区域相接的范围内，形成有与所述第三区域连续的第一导电型的第四区域。在所述第一侧面区域的至少一部分中形成有第一低面密度区域。沿着与第一沟槽的侧面垂直的方向进行观察时的所述第一低面密度区域内的第二导电型杂质的面密度低于，沿着所述半导体基板的厚度方向进行观察时的所述第一底面区域内的第二导电型杂质的面密度。通过所述第一低面密度区域，所述第一底面区域与所述表面区域被隔开。在所述第二侧面区域的至少一部分中形成有第二低面密度区域。沿着与第二沟槽的侧面垂直的方向进行观察时的所述第二低面密度区域内的第二导电型杂质的面密度低于，沿着所述半导体基板的厚度方向进行观察时的所述第二底面区域内的第二导电型杂质的面密度。通过所述第二低面密度区域，所述第二底面区域与所述表面区域被隔开。