[发明专利]独立式硅台面上的Ⅲ-N族外延器件结构

说明书

Ⅲ‑N族半导体异质结构位于从硅衬底的台面横向过度生长的Ⅲ‑N族外延岛上。一种IC可以包括设置在Ⅲ‑N族外延岛上的Ⅲ‑N族半导体器件，该Ⅲ‑N族外延岛悬于硅台面之上，并且还可以包括与Ⅲ‑N族器件单片集成的基于硅的MOSFET。来自硅台面的横向外延过度生长可以提供良好晶体质量的Ⅲ‑N族半导体区，在该半导体区上可以制造晶体管或其它有源半导体器件。Ⅲ‑N族岛的悬垂表面可以在不同极性的表面上提供多个器件层。单独的Ⅲ‑N族岛之间的间隔可以为包括Ⅲ‑N族半导体器件的IC提供机械柔量。硅台面的底切可以用于将Ⅲ‑N族外延岛转移到替代衬底。

技术领域

本发明的实施例总体上涉及对异质外延地形成在立方体衬底上的纤锌矿材料内的缺陷的控制，并且更具体而言，涉及从硅台面横向过度生长的Ⅲ-N族半导体异质结构。

背景技术

对便携式电子应用中的集成电路(IC)的需求激发了更高水平的半导体器件集成。开发中的许多先进半导体器件利用非硅半导体材料，其具有纤锌矿结晶度的子集。示例性的纤锌矿材料包括AgI、ZnO、CdS、CdSe、α-SiC、BN、GaN、AlN，其中最后两个可以集合在Ⅲ-N族材料系统中。Ⅲ-N族材料系统对诸如功率管理IC和RF功率放大器的高电压和高频应用具有特别的前景。诸如高电子迁移率晶体管(HEMT)和金属氧化物半导体(MOS)HEMT的Ⅲ-N族异质结构场效应晶体管(HFET)采用具有一个或多个异质结的半导体异质结构，例如在GaN半导体与另一个诸如AlGaN或AlInN的Ⅲ-N族半导体合金的界面处。GaN基HFET器件受益于相对宽的带隙(约3.4eV)，使得能够实现比Si基的MOSFET更高的击穿电压以及高载流子迁移率。Ⅲ-N族材料系统也可以用于光子(例如，LED)、光伏和传感器，其中的一个或多个可以用于集成到电子器件平台中。

已经采用多芯片集成方法来将基于硅的器件与基于纤锌矿半导体材料的那些器件集成。这些多芯片方法具有缩放和性能限制。基于硅的器件(例如，CMOS场效应晶体管)与利用纤锌矿材料系统的器件的单片集成由于大的晶格失配(例如，GaN与Si之间的约41％)和大的热膨胀系数失配(例如，Si与GaN之间的约116％)。这些失配可能导致在硅衬底上外延生长的纤锌矿半导体薄膜中的大量缺陷。在没有控制缺陷的传播的能力的情况下，具有足够低缺陷密度的区域可能不能用于形成高功能的半导体器件。用于单片集成的一种技术依赖于厚的缓冲层(例如3-10微米或更多)。然而，这种厚的缓冲部是昂贵的并且使得硅CMOS集成复杂化。用于管理在不具有厚的缓冲部的CMOS相容衬底上异质外延形成的纤锌矿材料体系中的缺陷传播的结构和技术因此是有利的。

附图说明

在附图中通过示例而非限制的方式例示了本文所描述的材料。为了说明的简单和清楚，附图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件被放大。此外，在被认为是适当的情况下，在附图中重复附图标记以指示对应或类似的元件。在附图中：

图1A是根据实施例的包括设置在一对硅台面的顶部表面上的一对Ⅲ-N族半导体岛的半导体异质结构的截面视图；

图1B是根据另外的实施例的图1A中所示的半导体异质结构的平面视图；

图2A是根据另外的实施例的包括基于硅的晶体管和并入图1A中所示的半导体异质结构的基于Ⅲ-N族的晶体管的SoC的截面视图；

图2B是根据另外的实施例的图2A中所示的SoC的平面视图；

图3是根据实施例的图2A中所示的SoC的截面视图，其进一步示出了减薄的衬底中的应变；

图4A是根据实施例的包括设置在底切硅台面的顶部表面上的Ⅲ-N族半导体岛的半导体异质结构的截面视图；

图4B是根据实施例的包括设置在转移衬底上的多个Ⅲ-N族半导体岛的半导体异质结构的截面视图；

图4C是根据实施例的设置在转移衬底上的半导体异质结构器件的截面视图；