[发明专利]用于半导体器件的选择性栅极间隔体有效
申请号: | 201480081500.0 | 申请日: | 2014-09-26 |
公开(公告)号: | CN106716644B | 公开(公告)日: | 2022-03-01 |
发明(设计)人: | S·B·克伦德宁;S·S·廖;F·格瑟特莱恩;R·胡拉尼;P·E·罗梅罗;G·M·克洛斯特;M·M·米坦 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈松涛;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 半导体器件 选择性 栅极 间隔 | ||
讨论了用于半导体器件的涉及形成选择性栅极间隔体的技术和使用这样的技术形成的晶体管结构和器件。这样的技术包括在半导体鳍状物上形成阻挡材料,在阻挡材料的部分上设置栅极,该栅极具有与阻挡材料不同的表面化学性质,在栅极上而不在阻挡材料的部分上形成选择性共形层,以及去除阻挡材料的暴露部分。
技术领域
本发明的实施例总体上涉及形成选择性栅极间隔体并且更具体来说,涉及在半导体鳍状物上提供阻挡材料,以使得选择性形成的栅极间隔体可以设置在随后形成的栅极上,以及涉及使用这些技术形成的器件结构、器件、和系统。
背景技术
用于三栅极晶体管制造中的替代栅极工艺的当前集成操作可以包括若干步骤,这些步骤是复杂的并且使得难以实现期望的结构。例如,在当前工艺中,电介质栅极间隔体材料可以沉积在牺牲(例如,虚设)栅极以及鳍状物之上、在鳍状物的源极和漏极接触区中。沉积可以是非选择性的,以使得电介质栅极间隔体材料形成在期望的区域(例如,牺牲栅极)和不期望的区域(例如,鳍状物的源极和漏极接触区)之上。随后,栅极间隔体可以使用多步骤(例如,大约10个步骤)工艺来形成,以形成期望的栅极间隔体,以使得牺牲栅极可以被去除并替代,并且随后的器件制造可以继续。
这样的多步骤工艺可能是困难的、昂贵的、并且可能对鳍状物造成损害(例如,对鳍状物的沟道区和/或对鳍状物的源极/漏极区的损害)以及造成增加的缺陷等级等等。
因此,存在实现用于形成三栅极晶体管器件的较简单、不那么昂贵、和较高质量的工艺的需要。随着对这样的器件的需求持续增长,这些努力可能变得关键。
附图说明
在附图中,通过示例的方式而不是限制的方式示出了本文中描述的材料。为了说明的简单和清楚,附图中所示的元件并不一定按比例绘制。例如,为了清楚起见,一些元件的尺寸可以相对于其它元件被放大。此外,在被认为是适当的情况下,在附图中已经重复了附图标记,以指示对应的或相似的元件。在附图中:
图1A、1B、1C、1D、1E、1F、1G、1H、1I和1J是在执行特定制造操作时的示例性晶体管结构的视图;
图2A、2B、2C、2D、2E和2F是在执行特定制造操作时的示例性晶体管结构的视图;
图3示出了示例性阻挡自组装单层分子;
图4示出了包括具有底切部的阻挡材料的示例性晶体管结构;
图5示出了包括具有锥形部分的侧壁间隔体的示例性晶体管结构;
图6示出了具有注入区域的示例性晶体管结构;
图7是示出用于使用双重图案化技术来形成器件结构的示例性工艺的流程图;
图8是采用IC的移动计算平台的原理图,其中,经由选择性栅极间隔体技术来制造(多个)晶体管;以及
图9是全都根据本公开内容的至少一些实施方式布置的计算设备的功能性框图。
具体实施方式
现在参考附图描述了一个或多个实施例或实施方式。尽管讨论了具体构造和布置,但应当理解的是,其仅用于说明性的目的。相关领域中的技术人员将认识到,在不脱离本说明书的精神和范围的情况下,可以采用其它构造和布置。对相关领域中的技术人员将显而易见的是,也可以在除了本文中详细描述的系统和应用之外的各种其它系统和应用中采用本文中所描述的技术和/或布置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480081500.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类