[发明专利]半导体装置

权利要求书

1.一种半导体装置，其特征在于具备：

使M为2以上的整数时的M个半导体芯片，依序积层；及

控制器芯片，控制所述半导体芯片；且

使N为2以上的整数时，于所述半导体芯片，埋入着N个贯通电极，所述N个贯通电极将所述半导体芯片在积层方向上电连接于其他半导体芯片，

所述贯通电极的连接目标在所述半导体芯片的1个或多个上下层间更替，

所述控制器芯片包含：通道控制部，将通过所述N个贯通电极实现的通道数控制为1以上N以下的数，

所述M个半导体芯片包括第一半导体芯片以及第二半导体芯片，

在所述第一半导体芯片设置着：

第一贯通电极，

第二贯通电极，

第三贯通电极，以及

第四贯通电极；

在所述第二半导体芯片设置着：

电连接于所述第四贯通电极的第五贯通电极，

电连接于所述第一贯通电极的第六贯通电极，

电连接于所述第二贯通电极的第七贯通电极，以及

电连接于所述第三贯通电极的第八贯通电极；

在所述通道控制部设置着：

第一MOS电晶体，源极电连接于第一输入节点，漏极电连接于所述第一贯通电极，

第二MOS电晶体，源极电连接于第二输入节点，漏极电连接于所述第二贯通电极，

第三MOS电晶体，源极电连接于第三输入节点，漏极电连接于所述第三贯通电极，

第四MOS电晶体，源极电连接于第四输入节点，漏极电连接于所述第四贯通电极，

第五MOS电晶体，源极电连接于所述第四输入节点，漏极电连接于所述第一贯通电极，

第六MOS电晶体，源极电连接于所述第二输入节点，漏极电连接于所述第四贯通电极，

第七MOS电晶体，源极电连接于所述第二输入节点，漏极电连接于所述第一贯通电极，以及

第八MOS电晶体，源极电连接于所述第二输入节点，漏极电连接于所述第三贯通电极。

2.根据权利要求1所述的半导体装置，其特征在于：所述控制器芯片在使所述第一半导体芯片以及所述第二半导体芯片进行4通道动作的情况下，将所述第四MOS电晶体、所述第三MOS电晶体、所述第二MOS电晶体以及所述第一MOS电晶体的各个的栅极设定为高电平，将所述第六MOS电晶体、所述第八MOS电晶体、所述第五MOS电晶体以及所述第七MOS电晶体的各个的栅极设定为低电平。

3.根据权利要求1所述的半导体装置，其特征在于：所述控制器芯片在使所述第一半导体芯片以及所述第二半导体芯片进行3通道动作的情况下，将所述第四MOS电晶体、所述第三MOS电晶体、所述第二MOS电晶体以及所述第七MOS电晶体的各个的栅极设定为高电平，将所述第六MOS电晶体、所述第八MOS电晶体、所述第一MOS电晶体以及所述第五MOS电晶体的各个的栅极设定为低电平。

4.根据权利要求1所述的半导体装置，其特征在于：所述控制器芯片在使所述第一半导体芯片以及所述第二半导体芯片进行2通道动作的情况下，将所述第四MOS电晶体、所述第八MOS电晶体、所述第二MOS电晶体以及所述第五MOS电晶体的各个的栅极设定为高电平，将所述第六MOS电晶体、所述第三MOS电晶体、所述第一MOS电晶体以及所述第七MOS电晶体的各个的栅极设定为低电平。

5.根据权利要求1所述的半导体装置，其特征在于：所述控制器芯片在使所述第一半导体芯片以及所述第二半导体芯片进行1通道动作的情况下，将所述第六MOS电晶体、所述第八MOS电晶体、所述第二MOS电晶体以及所述第七MOS电晶体的各个的栅极设定为高电平，将所述第四MOS电晶体、所述第三MOS电晶体、所述第一MOS电晶体以及所述第五MOS电晶体的各个的栅极设定为低电平。

6.根据权利要求1所述的半导体装置，其特征在于：使K为M以下的正整数时，所述通道控制部在使所述第一半导体芯片以及所述第二半导体芯片进行K通道动作的情况下，将所述第一贯通电极、所述第二贯通电极、所述第三贯通电极、所述第四贯通电极、所述第五贯通电极、所述第六贯通电极、所述第七贯通电极、所述第八贯通电极分成K个组，对同一组输入同一信号，且对不同组输入不同的信号。