[发明专利]利用基于深宽比沟槽的工艺形成均匀层

权利要求书

1.一种半导体器件，包括：

衬底；

第一鳍状物结构，其包括位于第一下部鳍状物部分上的第一上部鳍状物部分；

第二鳍状物结构，其包括位于第二下部鳍状物部分上的第二上部鳍状物部分；

其中(a)在所述第一鳍状物结构和所述第二鳍状物结构之间不存在其他鳍状物结构，并且所述第一鳍状物结构和所述第二鳍状物结构彼此相邻；(b)所述第一上部鳍状物部分和所述第二上部鳍状物部分具有直接接触所述第一下部鳍状物部分和所述第二下部鳍状物部分的第一上表面和第二上表面的第一底表面和第二底表面；(c)所述第一底表面和所述第二底表面总体上彼此共面并且总体上是平坦的；(d)所述第一上表面和所述第二上表面总体上彼此共面并且总体上是平坦的；并且(e)所述第一上部鳍状物部分和所述第二上部鳍状物部分包括上部III-V材料，并且所述第一下部鳍状物部分和所述第二下部鳍状物部分包括与所述上部III-V材料不同的下部III-V材料；

其中，所述第一上部鳍状物部分包括在第一沟道中，且所述第二上部鳍状物部分包括在第二沟道中；

其中，所述第一上部鳍状物部分与所述第一下部鳍状物部分不是一体的；

其中，所述衬底与所述第一下部鳍状物部分或所述第二下部鳍状物部分不是一体的；

其中，所述第一鳍状物结构和所述第二鳍状物结构至少部分地分别包括在第一沟槽和第二沟槽中，所述第一沟槽和所述第二沟槽具有至少为3:1的总体上相等的深宽比，所述深宽比为深度与宽度的比值；

其中，包括所述第一沟道的第一沟道层的侧壁与所述第一下部鳍状物部分的侧壁共面。

2.根据权利要求1所述的半导体器件，包括多栅FinFET，所述多栅FinFET包括所述第一沟道。

3.根据权利要求1所述的半导体器件，其中，所述上部III-V材料包括In_xGa_1-xAs，其中x在0和1之间。

4.根据权利要求3所述的半导体器件，其中，所述下部III-V材料包括InP。

5.根据权利要求1所述的半导体器件，其中，所述第一上部鳍状物部分和所述第二上部鳍状物部分以及所述第一下部鳍状物部分和所述第二下部鳍状物部分是外延层。

6.根据权利要求1所述的半导体器件，其中，所述第一底表面和所述第二底表面总体上平行于所述衬底的长轴。

7.根据权利要求6所述的半导体器件，其中，(a)所述第一鳍状物结构包括位于所述第一鳍状物结构的左端的左端部分和位于所述第一鳍状物结构的右端的右端部分；(b)所述左端部分包括所述第一底表面的左底表面部分，并且所述右端部分包括所述第一底表面的右底表面部分；并且(c)所述左底表面部分和所述右底表面部分彼此共面并且总体上平行于所述衬底的所述长轴。

8.根据权利要求6所述的半导体器件，其中，所述第一上部鳍状物部分和所述第二上部鳍状物部分具有第一顶表面和第二顶表面，所述第一顶表面和所述第二顶表面总体上彼此共面，总体上是平坦的，并且总体上平行于所述衬底的所述长轴并平行于所述第一底表面和所述第二底表面。

9.根据权利要求1所述的半导体器件，其中，所述第一底表面和所述第二底表面每个均延伸跨过所述第一鳍状物结构和所述第二鳍状物结构的整个宽度。