[发明专利]一种阵列基板及其制备方法、显示面板及显示装置在审

专利信息
申请号: 201510002273.4 申请日: 2015-01-04
公开(公告)号: CN104483796A 公开(公告)日: 2015-04-01
发明(设计)人: 乔赟;孙建;李成;安星俊 申请(专利权)人: 京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
主分类号: G02F1/1362 分类号: G02F1/1362;G02F1/133
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 柴亮;张天舒
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 阵列 及其 制备 方法 显示 面板 显示装置
【说明书】:

技术领域

发明涉及液晶显示技术领域,具体地,涉及一种阵列基板及其制备方法、显示面板及显示装置。

背景技术

在薄膜晶体管液晶显示器(TFT LCD)中,低温多晶硅(LTPS)技术可以实现高分辨率、反应速度快、高亮度和高开口率等;基于以上优点,LTPS技术成为TFT LCD的发展方向之一。LTPS技术较为复杂,使得采用LTPS技术的TFT LCD的产品良率较低。特别地,在采用LTPS技术的TFT LCD的生产和使用过程中,更容易产生静电,因此,采用LTPS技术的TFT LCD中一般设置ESD回路,用于提高抗静电释放(Electro-Static Discharge,以下简称为ESD)能力,以避免TFT LCD因ESD而损坏。

图1为现有采用LTPS技术的TFT LCD中的ESD回路的示意图。如图1所示,所述ESD回路包括第一、第二晶体管,第一晶体管的栅极G、漏极D与数据线DATA连接,源极S与阵列基板上的高电压端VDD连接,所述高电压端VDD上的电压为TFT LCD的显示面板正常工作的最高正电压VGH;第二晶体管的源极S与数据线DATA连接,栅极G、漏极D与低电压端VSS连接,所述低电压端VSS上的电压为TFT LCD的显示面板正常工作的最低负电压VGL。图2为图1所示TFT LCD的结构图。如图2所示,第一、第二晶体管的源极S、漏极D通过设置在阵列基板上的多晶硅连接,且该多晶硅的与源极S、漏极D连接的一端均进行N型高浓度掺杂,且该两端之间进行P型低浓度掺杂。

在上述TFT LCD中,由于第一晶体管的栅极G、漏极D和第二晶体管的栅极G、漏极D相连,其二者等效为单向导通的二极管。在静电产生,使数据线DATA上的电压高于VGH时,第一晶体管开启,使数据线DATA与高电压端VDD连接,从而使数据线DATA上的电压不高于VGH;在静电产生,使数据线DATA上的电压低于VGL时,第二晶体管开启,使数据线DATA与低电压端VSS连接,从而使数据线DATA上的电压不低于VGL。在数据线DATA上的电压处在VGH和VGL之间时,第一、第二晶体管关闭,从而使高电压端VDD、低电压端VSS不会影响数据线DATA上的电压。

在上述TFT LCD中,采用栅极G、漏极D连接的第一晶体管、第二晶体管等效单向导通的二极管,连接在数据线DATA与高电压端VDD、低电压端VSS之间,可以不增加阵列基板的制备工艺(第一晶体管、第二晶体管与每个像素单元内的薄膜晶体管同时制备)。但由于在多晶硅的两端均进行N型高浓度掺杂,会使第一、第二晶体管的源极S、漏极D之间具有较大的漏电流,这样会导致TFT LCD工作时的功耗较高。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种阵列基板及其制备方法、显示面板及显示装置,所述阵列基板、显示面板及显示装置的功耗较低。

为实现本发明的目的而提供一种阵列基板,所述阵列基板包括基底,以及设置在基底上的数据线、开关器件和电压补偿模块,所述开关器件连接在所述数据线与电压补偿模块之间,用以在所述数据线上的电压低于预设低电压或高于预设高电压时,将所述数据线与电压补偿模块导通;所述开关器件为PN结。

其中,所述电压补偿模块包括高电压端和低电压端,所述高电压端的电压为所述预设高电压,所述低电压端的电压为所述预设低电压。

其中,所述开关器件包括第一PN结和第二PN结,所述第一PN结的P端与数据线连接,N端与高电压端连接,所述第二PN结的P端与低电压端连接,N端与数据线连接。当数据线上的电压高于预设高电压时,第一PN结将数据线与高电压端导通;当数据线上的电压低于预设低电压时,第二PN结将数据线与低电压端导通。

其中,所述电压补偿模块至少包括高电压端,所述高电压端的电压为所述预设高电压;所述PN结的数量为一个,所述PN结的P端与数据线连接,N端与高电压端连接。当数据线上的电压高于预设高电压时,所述PN结将数据线与高电压端导通。

其中,所述电压补偿模块至少包括低电压端,所述低电压端的电压为所述预设低电压;所述PN结的数量为一个,所述PN结的P端与低电压端连接,N端与数据线连接。当数据线上的电压低于预设低电压时,所述PN结将数据线与低电压端导通。

其中,所述PN结的P端和N端通过在多晶硅或单晶硅的两端分别进行P型高浓度掺杂和N型高浓度掺杂制备。

其中,所述PN结的P端和N端之间具有间隔,所述间隔区域进行P型低浓度掺杂。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司,未经京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510002273.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top