[发明专利]移位寄存器单元及驱动方法、栅极驱动电路及显示器件

权利要求书

1.一种移位寄存器单元，其特征在于，包括上拉模块、第一输入模块、第二输入模块、下拉控制模块以及下拉模块；

所述上拉模块，分别连接上拉节点、第一时钟信号端以及本级信号输出端；用于在所述上拉节点的控制下，将所述第一时钟信号端输入的信号传输至所述本级信号输出端；

所述第一输入模块，分别连接第一信号输入端、第一电压端以及所述上拉节点；用于在所述第一信号输入端输入信号的控制下，将所述上拉节点的电压拉至所述第一电压端的电压；

所述第二输入模块，分别连接第二信号输入端、第二电压端以及所述上拉节点；用于在所述第二信号输入端输入信号的控制下，将所述上拉节点的电压拉至所述第二电压端的电压；

所述下拉控制模块，分别连接第二时钟信号端、所述上拉节点、下拉节点、第三电压端；用于在所述上拉节点的控制下将所述下拉节点的电压拉至所述第三电压端的电压，或在所述第二时钟信号端输入信号的控制下将所述第二时钟信号端输入信号输入至所述下拉节点；

所述下拉模块，分别连接所述下拉节点、所述上拉节点、所述本级信号输出端以及所述第三电压端；用于在所述下拉节点的控制下，将所述上拉节点的电位和/或所述本级信号输出端的输出电压拉至所述第三电压端的电压。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：第一晶体管和第二晶体管；

所述第一晶体管的栅极连接所述上拉节点，第一极连接所述第三电压端，第二极与所述下拉节点相连接；

所述第二晶体管的栅极和第一极连接所述第二时钟信号端，第二极与所述下拉节点相连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括：

第八晶体管，其栅极连接所述本级信号输出端，第一极连接所述下拉节点，第二极与所述第三电压端相连接。

4.根据权利要求2或3所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括：

电容，其一端连接所述下拉节点，另一端与所述第三电压端相连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括：

第三晶体管，其栅极连接所述第一信号输入端，第一极连接第一电压端，第二极与所述上拉节点相连接。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输入模块包括：

第四晶体管，其栅极连接所述第二信号输入端，第一极连接所述上拉节点，第二极与所述第二电压端相连接。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第五晶体管和第六晶体管；

所述第五晶体管，其栅极连接所述下拉节点，第一极连接所述第三电压端，第二极与所述上拉节点相连接；

所述第六晶体管，其栅极连接所述下拉节点，第一极连接所述本级信号输出端，第二极与所述第三电压端相连接。

8.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第七晶体管，其栅极连接所述上拉节点，第一极连接所述第一时钟信号端，第二极与所述本级信号输出端相连接。

9.一种栅极驱动电路，其特征在于，包括至少两级如权利要求1-8任一项所述的移位寄存器单元；

除第一级移位寄存器单元外，其余每个移位寄存器单元的第一信号输入端与其相邻的上一级移位寄存器单元的本级信号输出端相连接；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的第二信号输入端与其相邻的下一级移位寄存器单元的本级信号输出端相连接。

10.一种显示器件，其特征在于，包括如权利要求9所述的栅极驱动电路。

11.一种用于驱动如权利要求1-8任一项所述的移位寄存器单元的驱动方法，其特征在于，包括：

第一阶段，第一输入模块通过第一信号输入端输入的信号将上拉节点的电位拉至第一电压端的电压；通过上拉模块对所述第一电压端的电压进行存储；在所述上拉节点的控制下，下拉控制模块将下拉节点的电位拉至所述第三电压端的电压；

第二阶段，所述上拉节点将所述上拉模块开启，使得第一时钟信号端输入的信号传输至所述本级信号输出端；在所述上拉节点的控制下，所述下拉控制模块将所述下拉节点的电位拉至所述第三电压端的电压；

第三阶段，第二输入模块通过第二信号输入端输入的信号将所述上拉节点的拉至第二电压端的电压，在所述上拉节点的控制下，所述上拉模块关闭；

第二时钟信号端开启所述下拉控制模块，并将所述第二时钟信号端输入的信号传输至所述下拉节点；在所述下拉节点电位的控制下，下拉模块分别将所述上拉节点的电位和/或所述本级信号输出端的信号拉至所述第三电压端的电压。