[发明专利]一种基于VBE线性化的低温漂带隙基准电压源

权利要求书

1.一种基于VBE线性化的低温漂带隙基准电压源，其特征在于：包括PTAT电流产生电路，高阶补偿带隙基准电路，启动电路一和启动电路二；

所述PTAT电流产生电路，用于产生所述高阶补偿带隙基准电路的偏置电压和PTAT电流；

所述高阶补偿带隙基准电路，通过具有不同温度特性的电流流经集电极的三极管基-射极电压VBE之差构建非线性项，再与VBE叠加，抵消其中的非线性项，输出高阶补偿的带隙基准电压；

所述的启动电路一，用于产生所述PTAT电流产生电路的启动电流，避免电路在上电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗；

所述的启动电路二，用于产生所述高阶补偿带隙基准电路的启动电流，避免电路在上电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗。

2.根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所述PTAT电流产生电路包括运算放大器AMP1、PMOS管MP1、PMOS管MP2、PNP管Q0、PNP管Q1以及电阻R0；

所述PMOS管MP1和所述PMOS管MP2的源极接直流电源，栅极接所述运算放大器AMP1的输出端，所述PMOS管MP1的漏极连接所述运算放大器AMP1的负输入端，所述PMOS管MP2的漏极连接所述运算放大器AMP1的正输入端；所述电阻R0的一端连接所述运算放大器AMP1的正输入端，另一端接所述PNP管Q1的发射极；所述PNP管Q0的发射极连接所述运算放大器AMP1的负输入端，所述PNP管Q0和所述PNP管Q1的基极、集电极接地。

3.根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所述的高阶补偿带隙基准电路包括运算放大器AMP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PNP管Q2、PNP管Q3、PNP管Q4、PNP管Q5、电阻R1、电阻R2、电阻R3、电阻R4、电阻R10、NMOS管MN1、NMOS管MN2；

所述PMOS管MP3、所述PMOS管MP4和所述PMOS管MP5的源极接直流电源，栅极接所述运算放大器AMP1的输出端，所述PMOS管MP3的漏极连接所述PNP管Q2的发射极，所述PMOS管MP4的漏极连接所述PNP管Q3的发射极；所述PNP管Q3的基极连接所述PNP管Q2的发射极，所述PNP管Q3的集电极接地，所述PNP管Q2的基极、集电极接地；所述PMOS管MP5的漏极连接所述NMOS管MN2的漏极，所述NMOS管MN1、所述NMOS管MN2的栅极接所述NMOS管MN2的漏极，所述NMOS管MN1与所述NMOS管MN2的源极接地，所述NMOS管MN1的漏极接电阻R10的一端，所述电阻R10的另一端连接所述运算放大器AMP2的负输入端；电阻R3的一端连接所述PNP管Q3的发射极，所述电阻R3的另一端连接所述PNP管Q4的发射极，所述PNP管Q5的发射极连接所述运算放大器AMP2的正输入端，所述PNP管Q4与所述PNP管Q5的基极、集电极接地；所述电阻R1的一端连接所述PNP管Q4的发射极，另一端连接所述运算放大器AMP2的负输入端，所述电阻R4的一端连接所述运算放大器AMP2的负输入端，所述电阻R2的一端连接所述运算放大器AMP2的正输入端，所述电阻R4的另一端、所述电阻R2的另一端和所述运算放大器AMP2的输出端构成基准电压VREF的输出端。

4.根据权利要求1所述的基于VBE线性化的低温漂带隙基准电压源，其特征在于：所述启动电路一，包括PMOS管MP6、PMOS管MP7、NMOS管MN3、NMOS管MN4、NMOS管MN5；

所述PMOS管MP6和所述PMOS管MP7的源极接直流电源，所述PMOS管MP6的栅极接所述运算放大器AMP1的输出端，所述PMOS管MP7的栅极接地，所述PMOS管MP6的漏极连接所述NMOS管MN3的漏极，所述PMOS管MP7的漏极连接所述NMOS管MN4的漏极，所述NMOS管MN3和所述NMOS管MN4的栅极接所述NMOS管MN3的漏极，所述NMOS管MN3和所述NMOS管MN4的源极接地，所述NMOS管MN5的栅极连接所述NMOS管MN4的漏极，所述NMOS管MN5的漏极连接运算放大器AMP1的输出端，所述NMOS管MN5的源极接地。