[发明专利]面向兼容设计的微处理器硅后验证装置与验证方法

说明书

技术领域

本发明涉及微处理器硅后功能验证领域，特别涉及一种兼容性芯片指令集运算硅后功能验证的装置和方法。

背景技术

军用微处理器(包括CPU与DSP)普遍应用于导弹、卫星、飞机、舰艇、雷达、坦克和军用保密通信等领域。由于大量进口国外芯片，面临禁运和断档的威胁、安全和可靠性的隐患，自主研制兼容军用微处理器、实现国产化替代意义重大。

本发明所指的兼容，主要是指自主研制微处理器、实现对国外微处理器的可插拔替换使用，要求在外形和封装、功能、性能、电气参数等多个方面与国外产品一致。为描述方便，本发明将拟研制的国外微处理器称为目标芯片，将我们自主研制的兼容的微处理器称为兼容芯片。

武器系统中微处理器的国产化替换要求与国外主流微处理器的指令、封装、接口时序完全兼容，兼容性的验证面临巨大挑战。本发明主要针对功能兼容验证，其含义是指兼容芯片相比目标芯片具有以下特征：程序员可见的硬件资源与目标芯片一致；正确、一致地实现CPU指令全集；代码执行的结果与可观测状态一致；外设部件功能和使用方法一致；硬件配置方法和启动模式设置一致。

功能兼容验证可以包含在投片前的验证和投片后的验证(即硅后验证)两个阶段。传统投片前验证使用的手段有两个，一是基于软件的模拟验证，二是基于仿真器的硬件仿真。模拟验证灵活度高、可观测性强、成本低廉，但是速度慢、验证周期长，适于对功能部件进行验证。硬件仿真将寄存器级设计代码下载到硬件仿真器中，采用硬件执行测试激励，其速度快、可观测性强，但是成本高昂，为复杂多核芯片搭建硬件仿真平台需要多个仿真器协同工作，维护困难。无论软件模拟还是硬件仿真，测试激励都是验证的瓶颈，对于模拟验证而言，大量的测试激励将增加验证周期时间，而为了控制时间减少测试激励则意味着功能覆盖率的降低；对于硬件仿真而言，传统产生激励的方式，其速度远远不能满足仿真器速度的需要，这对于加速平台是极大的浪费。

硅后验证速度快，可在较短时间内对芯片进行全方面的功能验证，保证较高的覆盖率。传统的硅后功能兼容验证通常采用人工比较的方法，在硅后验证阶段把兼容芯片运行的结果与目标芯片运行结果进行人工比较，其难点在于难以穷举各种边界处理的情况，难以保证验证覆盖率，验证效率很低，验证周期很长。而且，与硬件仿真一样，硅后验证同样面临着测试激励生成速度的瓶颈，理想的测试激励生成方法应当速度快、覆盖率高、冗余度低。大部分硅后验证需要硬件加速模块提供大量测试激励输入，不同的测试模板对应不同的硬件加速模块，为保证激励产生速度，硬件加速模块不能过于复杂。这种方法的缺点在于硬件加速模块和处理器芯片间的带宽会成为系统瓶颈，另一方面，当测试模板较多时，需要大量硬件加速模块，模块间的控制和调度变得复杂。也有一些方法在生成测试激励时已经隐含了处理器的执行结果，这简化了结果比对的工作，但是对测试激励生成方案要求较高，且应用范围不广。更常用的方法是单独设计运算逻辑，将加载到处理器的激励也加载到运算逻辑上，并将产生的结果与处理器产生的结果作比较，以此判断处理器执行是否正确。这种方法的问题在于作为参考的运算逻辑可能会很复杂，或者时间开销很大，影响验证速度。

发明内容

本发明要解决的技术问题是：针对实现微处理器硅后功能兼容验证技术存在的测试激励生成速度慢、验证结果检查效率低和控制复杂等问题，提出一种准确、高效验证微处理器功能兼容的装置与方法，解决兼容性芯片验证时测试激励生成缓慢、验证结果检查效率低和硬件平台控制复杂等问题，提高验证质量，缩短验证周期。

具体技术方案为：

本发明面向兼容设计的微处理器硅后验证装置为“主-从”双芯片结构，由调试主机、开发板、主控芯片和从控芯片组成。

调试主机是运行开发环境并控制主控芯片和从控芯片行为的计算机，与主控芯片和从控芯片相连。调试主机和主控芯片通过第一联合测试工作组(JiontTestActionGroup，JTAG)JTAG1相连，调试主机和从控芯片通过第二联合测试工作组JTAG2相连。调试主机上安装有商用软件--代码调试器(CodeComposerStudio，CCS)集成开发环境。调试主机上有利用CCS集成开发环境开发的两套软件：主控程序和从控程序，主控程序是负责生成主控芯片测试激励、控制主控芯片执行测试激励、比对主控芯片与从控芯片执行测试激励结果和处理从控芯片执行结果错误的软件；从控程序是负责生成从控芯片测试激励、控制从控芯片执行测试激励的软件。