[发明专利]一种功率VDMOS器件二极管并联式ESD防护机构

说明书

本发明提供了一种功率VDMOS器件二极管并联式ESD防护机构，它包括由若干个VDMOS单元一起构成的功率VDMOS器件，和由若干个齐纳二极管单元构成的ESD保护结构；所述ESD保护结构的等效输出端并接在所述功率VDMOS器件的栅极和源极两端；所述齐纳二极管单元的反向击穿电压大于所述一种功率VDMOS器件二极管并联式ESD防护机构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。本发明的功率VDMOS器件二极管并联式ESD防护机构寄生电容小、防护效果更好、工作更可靠，充当ESD防护的单元设于n‑外延上并且与VDMOS单元相隔离，使得制造工艺简单、结构稳定并且与VDMOS器件工艺相兼容。本发明适用于功率VDMOS器件的ESD防护。

技术领域

本发明属于半导体功率器件，具体涉及一种功率VDMOS器件二极管并联式ESD防护机构。

背景技术

在现有的电子保护器件中，兼有双极晶体管和普通MOS器件优点的功率VDMOS器件因具有开关速度快、开关损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性、工作耐压高、导通电阻低等特点，现在已广泛应用于包括电机调速、逆变器、不间熠电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等领域，有着广阔的发展和应用前景。

而现有的高压功率VDMOS器件的栅极氧化层厚度比较薄，通常在100nm以下，这种结构特点决定功率VDMOS是静电敏感型器件。随着工艺水平的不断提高和功率VDMOS制程大幅改进，VDMOS 器件尺寸不断缩小，栅氧化层厚度也越来越薄，VDMOS器件的这种发展非常不利于器件抗静电放电( electro-static discharge，ESD)承受能力，造成VDMOS器件的保护失效。而ESD 问题造成的失效包括破坏性失效和潜在性失效两种。破坏性失效会导致器件的氧化层、pn结，甚至绝缘层击穿等，致使器件完全丧失功能，无法正常工作。而潜在性失效虽然不会直接破坏器件的功能性，但是会在器件的内部造成损伤，从而减弱器件的抗电过应力的能力、缩短器件的工作寿命等，影响其应用电路的可靠性。由于上述ESD问题造成的失效后果比较严重，因此，改善 VDMOS 器件静电放电防护的能力对提高产品的可靠性具有不可忽视的作用。

目前，常用的 ESD 防护结构包括可控硅(SCR)、栅接地的NMOS(GGNMOS)、栅接地的PMOS(GGPMOS)、多晶硅/体硅形成的背对背齐纳二极管、体硅背对背齐纳二极管以及电阻等。上述的SCR、GGNMOS、GGPMOS 结构在工艺实现上比较复杂，并且与VDMOS 工艺不兼容，同时也会造成器件制造成本的上升。因此，此类 ESD 保护结构常常用于集成电路的 I/O 防护结构中，而很少应用于分立元器件。多晶硅/体硅形成的背对背齐纳二极管以及体硅背对背齐纳二极管等 ESD 保护结构虽然工艺实现比较简单，但是存在漏源电流大、寄生效应明显、衬底耦合噪声大等缺点，会引起器件的损伤，不利于器件的正常工作。

因此，需要寻求新的结构和技术手段来防护VDMOS 器件的ESD，使其在大功率、高电压下可靠工作。

发明内容

本发明的目的是提供一种功率VDMOS器件二极管并联式ESD防护机构，来克服现有ESD保护结构所存在的以上不足，该功率VDMOS器件二极管并联式ESD防护机构采用背对背二极管结构作为ESD保护结构，生产工艺简单，且能克服现有技术所存在的漏源电流大、寄生效应明显、衬底耦合噪声大等缺点，具有结构稳定性好、ESD防护可靠且与VDMOS器件制造工艺兼容等优点。

为解决上述技术问题，本发明所采用的技术方案是：

一种功率VDMOS器件二极管并联式ESD防护机构，它包括由若干个VDMOS单元一起构成的功率VDMOS器件，和由若干个齐纳二极管单元构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率VDMOS器件的栅极和源极两端；所述齐纳二极管单元的反向击穿电压大于所述一种功率VDMOS器件二极管并联式ESD防护机构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。