[发明专利]VLIW处理器

权利要求书

1.一种VLIW处理器，具备：

寄存器堆部，包括多个寄存器；以及

命令执行部，包括第1插槽和能储存N比特的量的数据的状态寄存器，其中，N为自然数，

所述第1插槽包括：

N×2比特的输入端口，用于输入来自所述寄存器堆部的输出数据；

N比特的第1输出端口，用于向所述寄存器堆部输出数据；

N比特的第2输出端口，用于向所述状态寄存器输出数据；以及

第1插槽用第1扩展运算单元，通过对N比特数据进行运算处理，从而取得2×N比特数据的输出数据，

将由所述第1插槽用第1扩展运算单元取得的2×N比特数据的所述输出数据中的N比特的量的数据作为第1数据从所述第1输出端口输出到所述寄存器堆部，

将由所述第1插槽用第1扩展运算单元取得的2×N比特数据的所述输出数据中的除所述第1数据以外的N比特的量的数据作为第2数据输出到所述状态寄存器，

所述命令执行部还具备第2插槽，所述第2插槽包括：

N×2比特的输入端口，用于输入来自所述寄存器堆部的输出数据；

N比特的输出端口，用于向所述寄存器堆部输出数据；以及

第2插槽用第1运算单元，对N比特数据进行处理的运算，

所述第1插槽输入从所述第1插槽输出到所述寄存器堆部并由所述寄存器堆部保持的所述第1数据，

所述状态寄存器将从所述第1插槽输出的所述第2数据输出到所述第2插槽。

2.根据权利要求1所述的VLIW处理器，其中，

所述第1插槽还包括N比特的输入端口，其输入从所述第1插槽输出到所述状态寄存器并由所述状态寄存器保持的所述第2数据。

3.根据权利要求1所述的VLIW处理器，其中，

所述第2插槽还包括读出N比特数据的读出部，

所述第2插槽的所述读出部读出从所述状态寄存器输出的数据，将读出的数据输出到所述寄存器堆部。

4.根据权利要求1或3所述的VLIW处理器，其中，

所述第2插槽还包括第2插槽用选择部，选择从所述寄存器堆部输出的数据和从所述状态寄存器输出的数据的任一方数据，使所选择的数据输入到所述第2插槽用第1运算单元。

5.根据权利要求4所述的VLIW处理器，其中，

所述第1插槽还包括对N比特数据进行处理的运算的第1插槽用第1运算单元，

所述第1插槽用第1扩展运算单元是对2个N比特数据进行乘法运算处理的第1插槽用乘法运算单元，

所述第1数据是所述第1插槽用乘法运算单元通过乘法运算处理取得的2×N比特数据中的下位N比特的数据，

所述第2数据是所述第1插槽用乘法运算单元通过乘法运算处理取得的2×N比特数据中的上位N比特的数据，

所述第1插槽用第1运算单元是对2个N比特数据进行加减法运算处理的第1插槽用加减法运算单元，

所述第2插槽用第1运算单元是对2个N比特数据进行加减法运算处理的第2插槽用加减法运算单元。

6.根据权利要求1或3的任一项所述的VLIW处理器，其中，

所述状态寄存器将保持的N比特数据输出到所述第1插槽，

所述第1插槽还包括：

第1插槽用第2扩展运算单元，通过对N比特数据进行运算处理，从而取得2×N比特数据的输出数据；

第1插槽用第1运算单元，对N比特数据进行处理的运算；以及

第1插槽用选择部，选择从所述寄存器堆部输出的数据和从所述状态寄存器输出的数据的任一方数据，使所选择的数据输入到所述第1插槽用第2扩展运算单元。

7.根据权利要求6所述的VLIW处理器，其中，

所述第1插槽用第2扩展运算单元是对2个N比特数据进行位移运算而取得2×N比特数据的输出数据的第1插槽用位移运算单元。

8.根据权利要求7所述的VLIW处理器，其中，

所述第1插槽用位移运算单元将位移运算的处理对象的数据的上位N比特数据作为从所述第1插槽用选择部输出的数据来进行位移运算。