[发明专利]一种高性能高可靠度的低压CMOS基准电压源

权利要求书

1.一种高性能高可靠度的低压CMOS基准电压源，其特征在于，包括：启动电路、自偏置电压产生电路、主偏置电流产生电路与基准电压产生电路；

其中，所述启动电路、自偏置电压产生电路、主偏置电流产生电路与基准电压产生电路的直流输入端均与直流电源VDD相连；所述启动电路与自偏置电压产生电路均与主偏置电流产生电路相连；该自偏置电压产生电路利用与主偏置电流产生电路之间的反馈产生稳定的偏置电压传输给主偏置电流产生电路；该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温度系数的基准电压Vref。

2.根据权利要求1所述的高性能高可靠度的低压CMOS基准电压源，其特征在于，

启动电路的输出端与主偏置电流产生电路的第一输入端相连，且该启动电路的输入端与该主偏置电流产生电路的第一输出端相连；

自偏置电压产生电路的输出端与主偏置电流产生电路的第二输入端相连，且该自偏置电压产生电路的输入端与该主偏置电流产生电路的第一输出端相连；

主偏置电流产生电路的第二与第三输出端分别对应的与基准电压产生电路的第一与第二输入端相连；由该基准电压产生电路的输出端输出基准电压Vref。

3.根据权利要求1或2所述的高性能高可靠度的低压CMOS基准电压源，其特征在于，

所述启动电路包括：PMOS管PM1和NMOS管NM1与NM2；其中，PM1的源极作为启动电路的直流输入端连接电源VDD，PM1的漏极分别与NM1的栅极和NM2的漏极相连；NM1的漏极作为启动电路的输出端与主偏置电流产生电路的第一输入端相连；NM2的栅极作为启动电路的输入端与主偏置电流产生电路的第一输出端相连；PM1的栅极、NM1的源极以及NM2的源极分别接地；

自偏置电压产生电路包括：PMOS管PM2和NMOS管NM3；其中，PM2的源极作为自偏置电压产生电路的直流输入端连接直流电源VDD；PM2的栅极和漏极以及NM3的漏极连在一起作为自偏置电压产生电路2的输出端连接到主偏置电流产生电路的第二输入端；NM3的栅极作为自偏置电压产生电路的输入端与主偏置电流产生电路的第一输出端相连，NM3的源极接地；

主偏置电流产生电路包括：包括6个PMOS管PM3、PM4、PM5、PM6、PM7与PM8，3个NMOS管NM4、NM5和NM6，以及电阻R1；其中，PM3、PM4和PM5的源极相连并作为主偏置电流产生电路的直流输入端连接VDD；PM3的漏极与PM6的源极相连，PM4的漏极与PM7的源极相连，PM5的漏极与PM8的源极相连，PM3、PM4和PM5的栅极共接于PM6的漏极，作为主偏置电流产生电路的第一输入端与启动电路的输出端相连，在正常启动工作后，作为主偏置电流产生电路的第二输出端与基准电压产生电路的第一输入端相连；PM6、PM7和PM8的栅极共接在一起，作为主偏置电流产生电路的第二输入端与自偏置电压产生电路的输出端相连，并作为主偏置电流产生电路的第三输出端与基准电压产生电路的第二输入端相连；PM6的漏极与NM4的漏极相连，PM7的漏极与NM5的漏极相连，PM8的漏极与NM5的漏极相连；NM4的栅极与NM6的漏极相连，并作为主偏置电流产生电路的第一输出端与启动电路的输入端以及自偏置电压产生电路的输入端相连；NM4与NM6的源极分别接地，NM5的栅极与漏极以及NM6的栅极相连，NM5的源极接电阻R1的一端，R1的另一端则接地；

基准电压产生电路包括：PMOS管PM9与PM10、NMOS管NM7以及电阻R2与R3；其中，PM9的源极作为基准电压产生电路的直流输入端连接直流电源VDD，PM9和PM10的栅极分别作为基准电压产生电路的第一输入端和第二输入端分别对应的与主偏置电流产生电路的第二输出端和第三输出端相连，PM9的漏极与PM10的源极相连，PM10的漏极分别连接电阻R2和电阻R3的一端，并作为基准电压产生电路的输出端，输出基准电压Vref；电阻R2的另一端连接NM7的漏极，电阻R3的另一端接地；NM7的栅极与NM7的漏极共接，NM7的源极接地。