[发明专利]扫描驱动电路及其与非门逻辑运算电路

说明书

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路。

背景技术

对于大规模集成电路而言，逻辑运算电路最基本的三个器件就是反相器(Inverter)、与非门(NAND)、或非门(NOR)，而通常这三种器件都是采用CMOS FET做成，也就是电路中有PMOS和NMOS两种器件。

在氧化物半导体器件中，IGZO已经成为了下一代显示器关注的焦点，而氧化半导体由于特殊的材料结构决定了其具备较好的NTFT特性。但是，在薄膜晶体管TFT中也有NTFT和PTFT两种器件，但是一般只有LTPS制程才能获得性能较好的PTFT器件，因此如何利用单型的器件(PTFT或NTFT)制作出Inverter、NAND或NOR也成为一个亟待解决的问题。

发明内容

本发明主要解决的技术问题是提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其与非门逻辑运算电路，能够利用单型的器件(PTFT或NTFT)制作出NAND。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种与非门逻辑运算电路，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及第九晶体管(T9)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；第十晶体管(T10)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于所述逻辑运算电路的输出端(Vout)；第十一晶体管(T11)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)；第十二晶体管(T12)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述第一十一晶体管(T11)的源极，源极电性连接于恒压低电位(DCL)。

其中，所述第一反相器与所述第二反相器相同，均包括：第一晶体管(T1)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)；第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL)；第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。

其中，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSS1)接收电路控制信号。

其中，所述第一反相器与所述第二反相器相同，均包括：第二十一晶体管(T21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S)；第二十二晶体管(T22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSS1)；第二十三晶体管(T23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout)；第二十四晶体管(T24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K)；第二十五晶体管(T25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K)；第二十六晶体管(T26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。

其中，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。