[发明专利]一种低电压高速采样保持电路

说明书

技术领域

本发明属于模数转换电路技术领域，具体涉及一种基于低电源电压下高速电压信号的采样保持电路。

背景技术

而随着CMOS工艺的进步，晶体管特征尺寸不断降低。从芯片功耗及可靠性等方面考虑，电路的电源电压不断降低，如1.8V已降到低至0.9V，目前这种趋势依然存在。此外考虑到用户体验等系统应用需求，如闪存式(Flash)模数转换电路、折叠插值(Folding and Interpolating)模数转换电路等电路工作速度需要不断提高。在低电源电压下，为实现高速低功耗模数转换电路并获得低功耗等优势，采样保持电路的作用非常关键。主要原因如下：(1)高速的闪存式结构模数转换电路和折叠插值结构模数转换电路都包含大量的比较器，此时如果采样率超过GHz，比较器对时钟信号的偏移和抖动十分敏感，精确控制几十路时钟信号的偏移和抖动是非常困难的；(2)其次对于没有采样保持电路的高速模数转换电路，模拟信号到达比较器之前需要经过前置放大器和折叠插值电路。通常折叠电路具有倍频效应，这对模拟电路的带宽提出了较高的要求。为达到带宽要求，通常电路的功耗也是非常大的。传统的采样保持电路缺点是：(1)缓冲电路通常电源电压要求较高，导致功耗较大；(2)通常需要多路时钟，对时钟匹配度要求较高，制约电路工作速度并导致功耗较大。随着电源电压进一步降低及模数转换电路工作速度不断提高，传统采样保持电路对模数转换电路性能的制约更为突出。

发明内容

发明目的：针对上述现有技术，提出一种低电压高速采样保持电路，能够在低电源电压下实现对电压信号采样保持功能，同时降低电路功耗，提升电路工作速度。

技术方案：一种低电压高速采样保持电路，包括具有调整共模电平功能的差分信号输入缓冲电路、两个栅压自举开关、两个采样电容以及具有调整共模电平功能的差分信号输出缓冲电路；其中，所述差分信号输入缓冲电路的差分信号输入端作为低电压高速采样保持电路的信号输入端，所述差分信号输出缓冲电路的差分信号输出端作为低电压高速采样保持电路的输出端；所述差分信号输入缓冲电路的输出端分别连接一个栅压自举开关的输入端，所述两个栅压自举开关的输出端连接到所述差分信号输出缓冲电路的差分输入端，所述两个采样电容分别连接在一个栅压自举开关的输出端和地之间。

作为本发明的优选方案，所述两个栅压自举开关的控制时钟为单路时钟。

有益效果：1.本发明的低电压高速采样保持电路中，差分信号输入和输出缓冲电路为具有调整共模电平的功能的缓冲电路，通过调节缓冲器连接的外部电压V_PBIAS，使缓冲电路可以有效改善低电源电压下高速模数转换器内单元电路之间的信号电平匹配问题。此外差分信号输出缓冲电路能有效实现对输入信号的隔离，并对后级电路提供直流电平，后续电路只需要在规定的时间内完成信号的建立即可满足电路工作要求，有效降低电路设计难度，并提升电路的工作速度。

2.该采样保持电路中采用两个栅压自举开关作为采样开关，从而只需要外部单路时钟控制，减小了对时钟匹配度的要求，并极大降低时钟驱动电路的功耗。该栅压自举开关中能严格满足时钟信号的时序及抖动特性要求。此外，该栅压自举开关电路能够保证电路中场效应管的栅极和源极之间的电压差为电源电压，从而提高所述开关的线性度。

3.相比于传统的采样保持电路，本发明的低电压高速采样保持电路只采用简单有效的差分输入、输出缓冲电路和栅压自举开关，即可实现高性能的采样保持功能，使得电路面积能够极大地缩小易于集成。

附图说明

图1为本发明的电路框图；

图2为本发明实施例电路中的输入和输出缓冲电路图；

图3为本发明实施例电路中的栅压自举开关电路图。

具体实施方式

下面结合附图对本发明做更进一步的解释。