[发明专利]基于FPGA万兆以太网时间戳的添加系统及方法

权利要求书

1.一种基于FPGA万兆以太网时间戳的添加系统，其特征在于，由FPGA可编程逻辑器件实现，包括：

组包模块，用于产生符合以太网协议的数据包，在时间戳的位置添加为“0”，计算除去时间戳的私有协议的校验和，以及除去时间戳的TCP/UDP数据包的校验和；

通道混合模块，用于混合组包模块产生的数据包；

数据过滤模块，用于将符合以太网协议的数据包进行过滤，提取所述时间戳的坐标值、私有协议校验和的坐标值、TCP/UDP校验和的坐标值、私有协议校验和以及TCP/UDP校验和；

发送给Mac的接口模块，用于添加发送数据包时刻的时间戳和适配Mac的接口模块，在发送给Mac的数据包的包头时刻获取时间戳，私有协议的校验和加上时间戳算得新的私有协议校验和，TCP/UDP的校验和加上2倍的时间戳算得新的TCP/UDP校验和，并在发送给Mac的过程中将时间戳、新的私有协议校验和以及新的TCP/UDP校验和添加数据包。

2.根据权利要求1所述的基于FPGA万兆以太网时间戳的添加系统，其特征在于，所述组包模块包括第一数据存储器和第一控制信息存储器，其中，

所述第一数据存储器，用于存储产生符合以太网协议的数据包；

所述第一控制信息存储器，用于存储所述数据包的包长，以及以太网帧类型信息。

3.根据权利要求2所述的基于FPGA万兆以太网时间戳的添加系统，其特征在于，所述通道混合模块包括第二数据存储器和第二控制信息存储器，其中，

所述第二数据存储器，用于存储混合后的数据包；

所述第二控制信息存储器，用于存储所述混合后的数据包的包长，以及以太网帧类型信息。

4.根据权利要求3所述的基于FPGA万兆以太网时间戳的添加系统，其特征在于，所述数据过滤模块包括第三数据存储器和第三控制信息存储器，其中，

所述第三数据存储器，用于存储过滤后的数据包；

所述第三控制信息存储器，用于存储所述过滤后的数据包的包长信息、时间戳的坐标、私有协议校验和的坐标、TCP/UDP校验和的坐标、私有协议的校验和以及TCP/UDP校验和。

5.一种基于FPGA万兆以太网时间戳的添加方法，其特征在于，包括：

组包模块产生符合以太网协议的数据包，在时间戳的位置添加为“0”，计算除去时间戳的私有协议的校验和，以及除去时间戳的TCP/UDP数据包的校验和；

通道混合模块混合组包模块产生的数据包；

数据过滤模块将符合以太网协议的数据包进行过滤，提取所述时间戳的坐标值、私有协议校验和的坐标值、TCP/UDP校验和的坐标值、私有协议校验和以及TCP/UDP校验和；

发送给Mac的接口模块添加发送数据包时刻的时间戳和适配Mac，在发送给Mac的数据包的包头时刻获取时间戳，私有协议的校验和加上时间戳算得新的私有协议校验和，TCP/UDP的校验和加上2倍的时间戳算得新的TCP/UDP校验和，并在发送给Mac的过程中将时间戳、新的私有协议校验和以及新的TCP/UDP校验和添加数据包。

6.根据权利要求5所述的基于FPGA万兆以太网时间戳的添加方法，其特征在于，还包括：在接收侧接收到数据包的包头时刻获取时间戳的步骤。

7.根据权利要求6所述的基于FPGA万兆以太网时间戳的添加方法，其特征在于，所述时间戳的位置为：数据包的数据域。

8.根据权利要求7所述的基于FPGA万兆以太网时间戳的添加方法，其特征在于，所述计算除去时间戳的私有协议的校验和的步骤包括：在时间戳的位置添为0，将私有协议以16位为单位，依次进行求和。

9.根据权利要求7所述的基于FPGA万兆以太网时间戳的添加方法，其特征在于，所述计算除去时间戳的TCP/UDP数据包的校验和满足以下算法：TCP/UDP伪首部+TCP/UDP首部+私有协议+数据；

其中，TCP/UDP伪首部为：32位源IP地址，32位目的IP地址，8位协议，16位TCP/UDP长度。

10.根据权利要求5所述的基于FPGA万兆以太网时间戳的添加方法，其特征在于：所述坐标用列坐标和行坐标进行指示为：