[发明专利]基于FPGA的100G以太网测试报文的生成系统

说明书

本申请公开了一种基于FPGA的100G以太网测试报文的生成系统及方法，包括：接口模块，用于使FPGA通过PCI总线与CPU通信；调度模块，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文；配置和统计模块，用于读取流号、包长和帧间隔，然后生成配置数据；组包和校验模块，用于将从所述配置和统计模块模块收到的配置数据锁存起来，将校验和添加进数据包中；通道混合和mac适配模块，用于将数据包进行合并。本发明的优点是：能以100Gbps线速生成、发送测试流量，完成测试统计量的测量、路由报文的产生和报文截取，显著增加了数据包的随机性和实时性。

技术领域

本发明属于通信测试领域，涉及一种基于FPGA的100G以太网测试报文的生成系统及方法。

背景技术

100G以太网技术是在10/100Mb/s和1/l0Gb/s等速率以太网技术基础上发展起来的，使用IEEE802.3规范所定义的以太帧规范，和目前的IEEE 802.3 规范所定义的最大、最小帧相同，最大媒介访问控制(MAC)帧长为1518bytes，最小MAC为64bytes，其主要用于高速网络互联设备的性能测试。

现有技术100G以太网测试报文的产生过程是：根据以太网格式提前产生将所要发送的测试报文，然后写进外部存储器或者内部存储器中，产生调度信号从存储器中读取数据包，由于受通信速率的限制，测试报文缺少随机性和实时性。另外，使用CPU产生报文存在占有CPU资源多，CPU处理中断和进程所占用的时间长，以及CPU处理数据的效率低和性能低等缺陷。

发明内容

本发明的目的在于克服上述不足，提供一种基于FPGA的100G以太网测试报文的生成系统，其显著增加了数据包的随机性和实时性。

为了实现上述目的，本发明采用的技术方案为：一种基于FPGA的100G 以太网测试报文的生成系统，其特征在于，包括：接口模块，用于使FPGA 通过PCI总线与CPU通信；至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文；当调度脉冲有效时，从当前流号存储器中取出的流号，根据流号从包长存储器读取数据包的长度，将流号、包长和帧间隔写入调度控制信息存储器中；至少一个通道的配置和统计模块，用于读取所述流号、包长和帧间隔，然后从该流号对应的报文生成配置数据，并更新该流的统计数据；至少一个通道的组包和校验模块，其包括数据存储器与控制信息存储器，用于将从所述配置和统计模块生成的配置数据锁存起来，根据配置数据组包，计算私有协议的校验和，IP包的校验和，以及TCP/UDP包的校验和，将所述校验和添加进组包后的数据中，以生成组完的数据包，将所述组完的数据包存进所述数据存储器中，包长和帧间隔存进所述控制信息存储器中；通道混合和mac适配模块，用于将所述数据存储器中组完的数据包进行合并。