[发明专利]一种测试以太网性能的系统及方法

说明书

技术领域

本发明属于通信测试领域，涉及一种测试以太网性能的系统及方法。

背景技术

以太网性能测试主要包括：误码率测试，其是在整个基于以太网的电路内发送一个测试图样，然后将错误的位数与发送的位数进行比较从而测量误码率；帧丢失测试，其是计算在稳定状态(常态)下由于资源缺乏网络设备实际应转发但未转发的帧数的百分比；时延测试，其是测量输入帧的最后一位到达输入端口与在输出端口上看到输出帧的第一位之间的时间间隔。

从现有技术中可以看出测试过程中是对流量进行分析，没有对帧进行加饰，由此带来的显著缺点是：在测试以太网某些性能时，包缺乏辨识度，难以全面分析网络性能，比如测试丢包/乱序重复包时，无法定位到具体的包，时延和抖动存在较大误差。

发明内容

本发明的目的在于克服上述不足，提供一种测试以太网性能的系统，其便于分析数据包，提高网络性能测试的效率。

为了实现上述目的，本发明采用的技术方案为：一种测试以太网性能的系统，其特征在于，由FPGA可编程逻辑器件实现，包括：

发送侧逻辑，包括组包模块与调度模块，所述调度模块，用于产生组包的使能信号；所述组包模块，用于根据调度模块产生组包的使能信号，依据包的类型和是否添加标签，组成相应类型的数据包，并进行发送；

MAC，用于接收所述发送侧逻辑发送的数据包，并对流量进行控制，然后进行输出；

接收侧逻辑，包括解包模块与统计模块，所述解包模块，用于接收从MAC发送过来的数据包，对数据包进行解析，通过所述标签的信息测试以太网性能；所述统计模块，用于统计接收的数据包的信息，对标签进行分析，统计正常包、重复包、乱序包、丢包数及字节数，时延和抖动情况。

本发明的另一目的在于提供一种测试以太网性能的方法，其特征在于，由FPGA可编程逻辑器件实现，包括：

发送侧逻辑，包括组包模块与调度模块，所述调度模块产生组包的使能信号；所述组包模块根据调度模块产生组包的使能信号，依据包的类型和是否添加标签，组成相应类型的数据包，并进行发送；

MAC，接收所述发送侧逻辑发送的数据包，并对流量进行控制，然后进行输出；

接收侧逻辑，包括解包模块与统计模块，所述解包模块接收从MAC发送过来的数据包，对数据包进行解析，通过所述标签的信息测试以太网性能；所述统计模块统计接收的数据包的信息，对标签进行分析，统计正常包、重复包、乱序包、丢包数及字节数，时延和抖动情况。

本发明的有益效果为：

第一，结构简单，由FPGA可编程逻辑器件实现，包括：发送侧逻辑，包括组包模块与调度模块，调度模块用于产生组包的使能信号；组包模块，用于组成相应类型的数据包，并进行发送；MAC，用于接收发送侧逻辑发送的数据包，并对流量进行控制，然后进行输出；接收侧逻辑，包括解包模块与统计模块，解包模块用于接收从MAC发送过来的数据包，对数据包进行解析；统计模块用于统计接收的数据包的信息，对标签进行分析，提高网络性能测试的效率。

第二，应用广泛，便于分析数据包，在网络信息交换中，对帧加入标签封装成包进行传输的好处:对包分析，若有协议标识(protocol_id)，则标识包是自己的包；包类型(packet_type)可以核对接收侧的包类型是否正确；净荷类型(payload_type)得出传输的净荷类型，便于统计错误的位数；序列数目(sequence_num)可以得出丢包数目、丢失包、重复包和乱序包；时间戳(time_stamp)可以得出时延和抖动时间。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是本发明的测试以太网性能的系统的结构原理示意图；

图2是本发明的测试以太网性能的系统的流程图。

具体实施方式