[发明专利]超级结器件的制造方法

说明书

本发明公开了一种超级结器件的制造方法，包括步骤：步骤一、提供一硅外延基片并形成硬掩膜层；步骤二、光刻刻蚀形成多个沟槽；步骤三、进行带角度的N型离子注入在沟槽的底部和侧壁的硅外延基片表面形成一N型注入层；步骤四、进行P型外延层生长并填充沟槽形成P型柱。本发明能降低器件的源漏导通电阻。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结器件的制造方法。

背景技术

超级结(Super Junction)由交替排列的P型柱和N型柱组成，P型柱和N型柱之间的载流子容易互相耗尽从而提高器件的击穿电压，现有技术中，普遍采用的超级结的作业方法为两种：

一种为多次外延搭配多次离子注入，然后通过一次退火推进(Drive in)的方法将多次注入的P型阱(Well)连成一个P型柱。

另一种做法是先生长一层或者双层的外延，通过挖沟槽的方法将需要填充P型柱的外延层挖空形成沟槽，然后在沟槽中填入P型外延形成P型柱。

无论是哪种方法，都会导致一个问题，那就是在形成P型柱之后，由于工艺中存在的不可避免的热过程，同时P型柱的P型杂质一般都采用硼(B)元素，热过程会使得P区即P型柱的B元素会向N区扩散，从而导致P区浓度偏淡区域变大，N区即N型柱偏小的情况发生；同时为了获取击穿电压较高的器件性能，会挑选RS较为大的外延，最终导致了器件源漏导通电阻(RDSON)会比预期更大一些。

发明内容

本发明所要解决的技术问题是提供一种超级结器件的制造方法，能降低器件的源漏导通电阻。

为解决上述技术问题，本发明提供的超级结器件的制造方法包括如下制造步骤：

步骤一、提供一N型轻掺杂的硅外延基片，在所述硅外延基片表面形成硬掩膜层。

步骤二、采用光刻工艺定义出沟槽区域，将所述沟槽区域的所述硬掩膜层去除；以所述硬掩膜层为掩膜对所述沟槽区域的硅进行刻蚀形成多个沟槽；各所述沟槽和由各相邻所述沟槽间的所述硅外延基片组成的N型柱呈交替排列结构。

步骤三、以所述硬掩膜层为掩膜进行带角度的N型离子注入并在所述沟槽的底部和侧壁的所述硅外延基片表面形成一N型注入层；所述N型注入层的掺杂浓度大于所述硅外延基片的掺杂浓度。

步骤四、进行P型外延层生长，所述P型外延层完全填充所述沟槽并由填充于所述沟槽内的所述P型外延层组成P型柱，各所述P型柱和侧面形成有所述N型注入层的所述N型柱呈交替排列的超级结结构，所述P型柱的载流子和侧面形成有所述N型注入层的所述N型柱的载流子平衡；在后续热过程中，所述N型注入层形成一中和从所述P型柱扩散过来的P型杂质的区域，使所述P型柱和所述N型柱的宽度值保持稳定。

进一步的改进是，所述硅外延基片的电阻率为1欧姆·厘米～30欧姆·厘米，厚度为700微米以上。

进一步的改进是，在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行P型体区注入的工艺，形成的P型体区位于各所述P型柱的顶部并延伸到所述P型柱两侧的所述N型柱中。

进一步的改进是，通过调节所述P型体区注入中的阈值电压调整注入来调节超级器件的阈值电压。

进一步的改进是，在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行JFET注入的工艺，形成的JFET注入区位于各所述N型柱的顶部。

进一步的改进是，所述硬掩膜层为ONO结构，包括依次叠加于所述硅外延基片表面的第一氧化层、第二氮化层和第三氧化层。

进一步的改进是，步骤二形成的所述沟槽的深度为1微米～50微米，宽度为2微米～10微米，所述沟槽的间距和宽度比为1:1以上。