[发明专利]栅极结构及其制造方法

说明书

一种装置包括具有沟道区的纳米线、围绕沟道区的下部的栅极结构，其中，栅极结构包括具有垂直部分和水平部分的第一介电层、位于第一介电层上方并且包括垂直部分和水平部分的第一功函金属层以及位于第一功函金属层上方的低电阻率金属层，其中，低电阻率金属层的边缘和第一功函金属层的垂直部分的边缘通过介电区分隔开，并且低电阻率金属层通过第一功函金属层的水平部分电连接至第一功函金属层的垂直部分。本发明涉及栅极结构及其制造方法。

技术领域

本发明涉及栅极结构及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断改进，半导体产业已经历了快速的增长。大多数情况下，这种集成度的改进，源自最小部件尺寸的不断减小，这允许更多的组件被集成到给定的区域内。随着半导体器件按比例缩小，需要新的技术以将电子组件的性能从一代持续到下一代。例如，低泄漏电流晶体管的高密度和高速度集成电路是令人期望的。

鳍式场效应晶体管(FinFET)已作为一种有效替代而出现以进一步降低半导体器件中的泄漏电流。与现有的平面MOS晶体管相比，鳍式场效应晶体管(FinFET)具有在半导体衬底的表面形成的沟道，FinFET具有三维沟道区。在FinFET中，包括漏极、沟道区和源极的有源区从半导体衬底的表面突出，其中，FinFET位于半导体衬底的表面上。FinFET的有源区，如鳍，在截面图中为矩形形状。此外，该FinFET的栅极结构以类似于倒置的U从三面环绕包裹有源区。结果，栅极结构对沟道的控制变得更强。传统的平面晶体管的短沟道泄漏效应已被减小。因此，当FinFET断开时，栅极结构可以更好地控制沟道，从而降低泄漏电流。

随着技术的进一步发展，最近正在研发垂直晶体管。可在垂直纳米线中形成垂直晶体管。更特别的是，垂直纳米线包括形成在衬底上方的源极、形成在源极上方的沟道和形成在沟道上方的漏极。栅极电介质和栅电极形成为环绕垂直纳米线的沟道。结果，由于栅电极围绕沟道，垂直晶体管具有全环栅结构。这种全环栅结构有助于最大限度地减小垂直晶体管的短沟道效应。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种装置，包括：纳米线，位于衬底上方，其中，所述纳米线包括：第一漏极/源极区，位于所述衬底上方；沟道区，位于所述第一漏极/源极区上方；和第二漏极/源极区，位于所述沟道区上方；栅极结构，围绕所述沟道区的下部，其中，所述栅极结构包括：第一介电层，包括垂直部分和水平部分；第一功函金属层，位于所述第一介电层上方并且包括垂直部分和水平部分；以及低电阻率金属层，位于所述第一功函金属层上方，其中，所述低电阻率金属层的边缘和所述第一功函金属层的所述垂直部分的边缘通过介电区分隔开，并且其中，所述低电阻率金属层通过所述第一功函金属层的所述水平部分电连接至所述第一功函金属层的所述垂直部分。

在上述装置中，还包括：围绕所述沟道区的上部的第二介电层和单独的栅极层。

在上述装置中，所述栅极结构包括闪存器件的控制栅极；以及所述单独的栅极层包括所述闪存器件的浮置栅极。

在上述装置中，所述第一介电层是高k介电层；以及所述第二介电层是隧道层。

在上述装置中，所述单独的栅极层是环形浮置栅极。

在上述装置中，还包括：第二功函金属层，位于所述第一功函金属层的上方，其中，所述第二功函金属层包括垂直部分和水平部分。

在上述装置中，所述第一介电层的所述垂直部分、所述第一功函层的所述垂直部分和所述第二功函层的所述垂直部分形成围绕所述沟道区的下部的所述栅极结构的垂直部分；以及所述第一介电层的所述水平部分、所述第一功函层的所述水平部分和所述第二功函层的所述水平部分形成所述栅极结构的水平部分，并且其中：所述低电阻率金属层位于所述栅极结构的水平部分上方；和所述低电阻率金属层的边缘和所述栅极结构的垂直部分的边缘通过所述介电区分隔开。