[发明专利]一种具有超深沟槽的瞬态电压抑制器结构的制造方法有效
申请号: | 201510033881.1 | 申请日: | 2015-01-23 |
公开(公告)号: | CN104616988B | 公开(公告)日: | 2018-12-11 |
发明(设计)人: | 朱伟东;赵泊然 | 申请(专利权)人: | 应能微电子(上海)有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/04 |
代理公司: | 苏州广正知识产权代理有限公司 32234 | 代理人: | 刘述生 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 深沟 瞬态 电压 抑制器 结构 制造 方法 | ||
1.一种具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,包含如下制作步骤:
步骤一,在具有第一导电类型(P型或N型)的重掺杂硅衬底顶面生长一层具有第一导电类型(P型或N型)的掺杂外延层;
步骤二,在所述掺杂外延层顶面沉积一层二氧化硅硬掩膜,作为刻蚀超深沟槽的掩膜;
步骤三,对所述二氧化硅硬掩膜进行光刻,形成硬掩膜图案;
步骤四,对所述掺杂外延层和重掺杂硅衬底进行离子刻蚀,以形成贯穿掺杂外延层与重掺杂硅衬底接触的超深沟槽;
步骤五,将自掺杂生长的具有第二导电类型(N型或P型)的多晶硅填充在所述超深沟槽中;
步骤六,通过高温推进,将在所述具有第二导电类型的掺杂多晶硅与具有第一导电类型的重掺杂衬底间形成扩散PN结;
步骤七,生长介质层;
步骤八,生长金属层及刻蚀;
步骤九,生长钝化层及刻蚀。
2.如权利要求1所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤一中,所述重掺杂硅衬底的掺杂浓度为大于1E18/cm3。
3.如权利要求1所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤一中,所述掺杂外延层的掺杂浓度为1E13/cm3到1E18/cm3。
4.如权利要求1所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤一中,所述掺杂外延层的厚度为20-60微米。
5.如权利要求1所述的具有超深沟槽的瞬态电压抑制器的制造方法,在所述步骤四中,所述超深沟槽的间距为1到5微米。
6.如权利要求1至5任一权利要求所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤四中,蚀刻出的超深沟槽的高宽比为10:1到60:1。
7.如权利要求6所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤四中,蚀刻出的超深沟槽开口为1-5微米。
8.如权利要求7所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤四中,蚀刻出的超深沟槽深度为10-60微米。
9.如权利要求8所述的具有超深沟槽的瞬态电压抑制器的制造方法,其特征在于,在所述步骤五中,所述自掺杂生长的具有第二导电类型的多晶硅的电阻率为0.002-0.020Ohm.cm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应能微电子(上海)有限公司,未经应能微电子(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510033881.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体封装体及其制造方法
- 下一篇:背面金属化工艺方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造