[发明专利]一种带噪声整形的并行逐次逼近模数转换器

说明书

该发明公开了一种带噪声整形的并行逐次逼近模数转换器，属于微电子学与固体电子学领域。该发明模数转换器由前级Flash ADC和后级的SAR ADC共同组成，前级Flash ADC的输入电压为后级SAR ADC的输入与后级SAR ADC的模拟输出之差，再与输入电压Vin求和得到的电压，前级Flash ADC的数字输出为D_out,1；后级SAR ADC的输入电压为前级Flash ADC的输入与前级Flash ADC的模拟输出之差，再经过单位延迟模块后的电压，后级SAR ADC的数字输出为D_out,2；最后将D_out,1和D_out,2错位相加，得到转换结果。该发明一方面减小了模拟电路设计的复杂度,另一方面避免了构建G和H(z)之间的函数关系。

技术领域

“一种带噪声整形的并行逐次逼近模数转换器”(Noise-Shaping FlashSuccessive Approximation Register Analog-to-Digital Converter，缩写为Noise-Shaping Flash-SAR ADC)涉及一种新型的电路结构，直接应用的技术领域是微电子学与固体电子学领域的中高速、中高精度模拟集成电路设计等。

背景技术

ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(PipelineADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。品质因数(FOM)表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。图1总结了不同结构的ADC普遍适用的精度-速度范围。Flash ADC一般用于高速、低精度的领域。SAR ADC在所有ADC中模拟元件最少、数字化程度最高，因此，SAR ADC是消耗能量最少、FOM最低的ADC。在ISSCC2014会议上，文献[Hung-Yen Tai,Yao-Sheng Hu,Hung-Wei Chen and Hsin-Shu Chen,“A0.85fJ/conversion-step 10b 200kS/s Subranging SAR ADC in 40nm CMOS”,Digestof Technical Papers of IEEE International Solid-State Circuits Conference(ISSCC),pp.196-198,2014.]设计的10位200kS/s SAR ADC，FOM值仅0.85fJ/step，为目前世界上最低的FOM值。SAR ADC的FOM值大约为其它类型ADC的1/10～1/100。但是SAR ADC受限于比较器失调和电容失配，精度普遍在12位以下，速度受限于二进制搜索算法的串行比较，传统N位SAR ADC需要(N+1)个时钟周期进行转换。ΣΔADC精度集中在12～24位，虽然ΣΔADC能够实现极高的线性度，但随着速率要求的提高，其模拟电路设计的复杂度大大增加，导致功耗增加，恶化能量效率。高精度的Pipeline ADC由于其受限于模拟高精度运算放大器的设计，很难实现14位及以上的转换精度，而且随着工艺进步，电源电压和晶体管本征增益不断下降，使得依赖于高性能运放的Pipeline ADC面临越来越严峻的挑战。

综上所述，单一的ADC结构很难实现高速、高精度以及低功耗的性能指标，而以SARADC为基本结构的混合型ADC，利用其他类型ADC的精度、速度优势弥补SAR ADC的缺陷，在高速、高精度以及低功耗设计领域取得了很大进展，是近年来的研究热点。