[发明专利]一种基于双向I/O缓冲的ESD保护电路

权利要求书

1.一种基于双向I/O缓冲的ESD保护电路，其特征在于：包括两个输入信号，一个使能信号，PAD端口，FPB端口，FP端口，限流电阻R0，N型MOS管和P型MOS管，所述限流电阻R0连接PAD端口和电平转换电路，所述FPB端口，FP端口分别为两个钳位电阻，其中FPB端口为高电平，FP端口为低电平；所述P型MOS管中P型MOS管P1源极连接P型MOS管P2源极，P型MOS管P3源极连接P型MOS管P4源极，N型MOS管N1与N型MOS管N2串联，N型MOS管N3与N型MOS管N4串联；其中P型MOS管P2、P型MOS管P4、N型MOS管N2、N型MOS管N4漏极直接与所述PAD端口相连，P型MOS管P1与P型MOS管P3漏极与3.3V电源相连，N型MOS管N1与N型MOS管N3源极接地；两个输入信号分别连接到P型MOS管P1和N型MOS管N1的栅极，所述FP端口连接N型MOS管N2和N型MOS管N4的栅极；另外，P型MOS管中P型MOS管P5管栅极接地，其漏极连接P型MOS管P3、N型MOS管N8的栅极，源极和衬底连接3.3V电源；N型MOS管N5栅极接3.3V电源，其漏极连接N型MOS管N3的栅极，源极和衬底接地，所述P型MOS管P5和N型MOS管N5一直处于导通状态；所述P型MOS管中P型MOS管P6和P型MOS管P7共同构成一个对高电位的选择器，P型MOS管P6的源极接和P型MOS管P7的栅极接PAD端口，P型MOS管P7的源极接3.3V电源，P型MOS管P6的漏极与P型MOS管P7的漏极相连，然后再与P型MOS管P1、P型MOS管P2、P型MOS管P3、P型MOS管P4、P型MOS管P6、P型MOS管P7以及P型MOS管P8的衬底连接到一起。

2.根据权利要求1所述的基于双向I/O缓冲的ESD保护电路，其特征在于：所述N型MOS管中N型MOS管N7、N型MOS管N8与P型MOS管P8串联，P型MOS管P8漏极直接连接PAD端口，并在电路正常工作时处于截止状态，在PAD端口受到正脉冲冲击时会导通；N型MOS管N8恒处于导通状态；N型MOS管N7的栅极接使能信号，源极及衬底和N型MOS管N8的衬底接地，N型MOS管N8的栅极与P型MOS管P3的栅极共同相连于P型MOS管P5的漏极；P型MOS管P2的栅极与P型MOS管P4的栅极共同相连于P型MOS管P8的漏极。

3.根据权利要求1或2所述的基于双向I/O缓冲的ESD保护电路，其特征在于：所述P型MOS管中P型MOS管P2和P型MOS管P4的栅极连接到N型MOS管N8与P型MOS管P8的连接处；N型MOS管N6的栅极接FPB端口，漏极接使能信号，源极及其衬底接地，N型MOS管N6恒为低电平，与使能信号端相连，对使能信号端相当于一个反向偏置的PN结，起到钳位作用。

4.根据权利要求1或2所述的基于双向I/O缓冲的ESD保护电路，其特征在于：所述使能信号控制晶体管的开启和两个输入信号是否有效，当PAD端口作为输出时，使能信号控制晶体管开启使两路输入信号同步，PAD端口的输出信号与输入信号反相；当PAD端口作为输入时，使能信号控制晶体管关断并使两路输入信号中的一路输入信号为高电平另一路输入信号为低电平，即一路信号中的P1管和另一路信号中的N1管处于关断状态，此时PAD端口上的信号将会通过电平转换电路输入到芯片内核电路。