[发明专利]一种基于POWER平台的内存板上电时序的控制方法

说明书

技术领域

本发明涉及服务器上电时序控制技术领域，能够简化内存板卡设计，节约空间，实现服务器高度集成化，具体地说，特别涉及一种基于POWER平台的内存板上电时序的控制方法。

背景技术

在当今的服务器行业，高性能与高度集成化已经成为主流，硬件厂商无不考虑在有限的空间中集成尽可能多的运算性能。总所周知，服务器的运算性能除了与CPU、散热、存储、IO带宽以及供电外，还与内存有着莫大的关系，特别是在运行大型数据库等软件时，尽可能多的内存带宽与容量可以显著提升整个系统的性能与稳定性。但是在板上空间有限的情况下，能够向板外扩展的内存板便应运而生。

内存板是使用内存缓冲器（Memory Buffer）作为媒介进行内存扩展的部件，内存缓冲器通过高速总线向上与CPU进行数据传输，向下提供多个DDR Port进行内存扩展，并能够对CPU与内存之间交换的数据进行控制与编解码。内存板即是以内存缓冲器为核心进行的板卡设计，配以相应的电源、结构、散热等。

UCD9090是一款10电压轨PMBus / I2C可寻址电源排序器和监视器。该器件集成了一个2.5V、0.5%的内部参考电压的12位的ADC，用于监视10个电源输入。23个GPIO引脚可用于电源启用、上电复位信号、外部中断、级联及其他系统功能。利用这些引脚，UCD9090 可支持裕度调节及通用型PWM功能。

本发明设计了一种基于POWER平台的内存板上电时序的控制方法。

发明内容

本发明为了弥补现有技术的缺陷，提供了一种能够简化内存板卡设计的基于POWER平台的内存板上电时序的控制方法。

本发明是通过如下技术方案实现的：

一种基于POWER平台的内存板上电时序的控制方法，其特征在于：所述内存板以UCD9090为核心进行内存板上电时序的监视和控制，当系统主板开始上电后，首先由程序存储单元PSU提供12V电源给内存板，随后系统FPGA发出内存板上电使能信号CMB_EN，UCD9090开始按照设定输出使能信号，并根据监控到的前一电压准位的状况来输出后一电压的使能信号，最后当所有的电压上电完成后，UCD9090通过GPIO输出CMB_PGOOD信号给系统FPGA，并且将内存板上的电压状况通过PMBus传递给BMC，BMC即可对内存板的电压进行监控。

所述UCD9090根据设定以及监控到的电压来进行上电时序的控制，在监控到时序中的上一电压轨达到规定的准位后，将下一电压轨的使能信号通过设定的脚位延迟推出。

所述系统主板分别为内存板提供12V电源和3.3V_AUX电源，其中12V电源用于产生内存缓冲器Buffer以及内存DIMM所需要的0.675V、0.95V、1.09V、1.12V、1.35V以及1.5V，3.3V_AUX电源用于给内存的SPD以及UCD9090供电，同时通过1.2V逻辑产生内存缓冲器Buffer所需要的1.2V_AUX。

所述3.3V_AUX电源上电完毕后，UCD9090在BMC的控制下完成初始化，同时开始监控内存板上的电压状态，并将电压状态通过PMBus传递给BMC；所述UCD9090完成初始化之后，使用TI提供的Fuison GUI界面通过PMBus与UCD9090建立通信，并对UCD9090的脚位定义、时序延迟、电压规格做出设定。

本发明的有益效果是：该基于POWER平台的内存板上电时序的控制方法，仅使用一颗芯片就可以实现内存板上电时序的控制与板上电压的监控，达到了简化板卡设计与节约空间的目的。

附图说明

附图1为发明内存板时序控制拓扑示意图。

具体实施方式

下面结合附图对本发明进行详细的说明。

该基于POWER平台的内存板上电时序的控制方法，以UCD9090为核心进行内存板上电时序的监视和控制，当系统主板开始上电后，首先由程序存储单元PSU提供12V电源给内存板，但是此时UCD9090并未发出使能信号，随后系统FPGA发出内存板上电使能信号CMB_EN，UCD9090开始按照设定输出使能信号，并根据监控到的前一电压准位的状况来输出后一电压的使能信号，最后当所有的电压上电完成后，UCD9090通过GPIO输出CMB_PGOOD信号给系统FPGA，并且将内存板上的电压状况通过PMBus传递给BMC，BMC即可对内存板的电压进行监控。

所述UCD9090根据设定以及监控到的电压来进行上电时序的控制，在监控到时序中的上一电压轨达到规定的准位后，将下一电压轨的使能信号通过设定的脚位延迟推出。