[发明专利]一种基于FPGA的四路全高清视频处理电路

说明书

本发明公开了一种基于FPGA的四路全高清视频处理电路，其包括FPGA芯片，所述FPGA芯片包括存储控制器、通道选择开关模块、第一视频层叠加模块、第二视频层叠加模块、第三视频层叠加模块、第四视频层叠加模块、视频时序控制模块、视频合成模块、视频模式参数控制器、四个视频输入处理模块以及四个视频放大模块。通过使用本发明基于FPGA芯片的画中画和画外画视频处理电路，可满足对多路全高清视频信号同时进行采集处理的需求，而且还具有架构简单、易于设计实现等优点。本发明作为一种基于FPGA的四路全高清视频处理电路可广泛应用于高清视频处理领域中。

技术领域

本发明涉及FPGA技术，尤其涉及一种基于FPGA的四路全高清视频画中画和画外画处理电路。

背景技术

技术名词解释

PIP：画中画，其是利用数字图像处理技术，在同一屏幕画面上同时显示多个画面，即在正常观看的主画面上，同时插入一个或多个经过压缩的子画面，以便在欣赏主画面的同时，监视其它画面，画中画是将子画面安置在主画面之内。

POP：画外画，其原理和画中画一样，区别在于画外画是将子画面安置在主画面之外。

DSP：digital signal processor的简称，即数字信号处理器。

CPU：Central Processing Unit的简称，即中央处理器。

目前，大部分全高清录播设备中的画中画和画外画视频处理技术通常都是采用软件设计的方法实现，但是受限于DSP或CPU处理器的运算能力和串行架构，一般最多只能同时采样2路全高清的视频，而不能同时对多路全高清的视频信号进行采样。现今，随着高清摄像机越来越普及，对多路全高清视频信号同时进行采样来进行画中画和画外画处理的需求也变得越来越多，因此，一种可同时对多路全高清视频信号进行采样处理的电路为目前迫切需要解决的问题。

发明内容

为了解决上述技术问题，本发明的目的是提供一种基于FPGA的四路全高清视频处理电路。

本发明所采用的技术方案是：一种基于FPGA的四路全高清视频处理电路，其包括FPGA芯片，所述FPGA芯片包括存储控制器、通道选择开关模块、第一视频层叠加模块、第二视频层叠加模块、第三视频层叠加模块、第四视频层叠加模块、视频时序控制模块、视频合成模块、视频模式参数控制器、四个视频输入处理模块以及四个视频放大模块；

所述四个视频输入处理模块的输出端均与存储控制器的输入端连接，所述存储控制器的输出端分别与四个视频放大模块的第一输入端连接，所述四个视频放大模块的输出端均与通道选择开关模块的第一输入端连接，所述通道选择开关模块的输出端分别与第一视频层叠加模块的第一输入端、第二视频层叠加模块的第一输入端、第三视频层叠加模块的第一输入端以及第四视频层叠加模块的第一输入端连接，所述视频时序控制模块的输出端分别与第一视频层叠加模块的第二输入端、第二视频层叠加模块的第二输入端、第三视频层叠加模块的第二输入端以及第四视频层叠加模块的第二输入端连接，所述第一视频层叠加模块的输出端依次通过第二视频层叠加模块、第三视频层叠加模块以及第四视频层叠加模块进而与视频合成模块的输入端连接，所述视频模式参数控制器的输出端分别与四个视频输入处理模块的输入端、四个视频放大模块的第二输入端以及通道选择开关模块的第二输入端连接；

所述视频输入处理模块包括视频解码模块和视频缩小模块，所述视频解码模块的输出端与视频缩小模块的第一输入端连接，所述视频缩小模块的输出端与存储控制器的输入端连接，所述视频模式参数控制器的输出端分别与视频解码模块的输入端和视频缩小模块的第二输入端连接；

所述存储控制器连接有存储器。

进一步，所述的存储控制器为DDR2控制器，所述的存储器为DDR2芯片。

进一步，所述视频模式参数控制器包括：