[发明专利]稳压器

说明书

技术领域

本发明涉及即使电源变动也能将输出电压稳定化的稳压器。

背景技术

对现有的稳压器进行说明。图7是示出现有的稳压器的电路图。

现有的稳压器具备PMOS晶体管702、703、710、106；NMOS晶体管704、705、706、707、708、709；基准电压产生电路701；电阻104、105、712；电容711；接地端子100；输出端子102；以及电源端子101。

在输出端子102的输出电压Vout处于稳定状态的情况下，电容711被充电至与输出电压Vout相同的电压，因此NMOS晶体管707、708的栅极电压为0V。输出电压Vout因某些条件而快速上升，当该上升电压超过NMOS晶体管707、708的栅极阈值电压时NMOS晶体管707、708导通。而且，若NMOS晶体管707导通，则在NMOS晶体管707中流过漏极电流。该电流加到在NMOS晶体管706生成的恒流的偏置电流而增加差分放大电路的偏置电流。

若输出电压Vout上升，则NMOS晶体管705的漏极电压下降。此时偏置电流增加，因此NMOS晶体管705的漏极电流也增加，能够对与NMOS晶体管705的漏极连接的PMOS晶体管710的栅极电容快速充电。因此，与偏置电流仅为NMOS晶体管706的情况相比，能够迅速将PMOS晶体管710导通。

其结果是，能够使PMOS晶体管106的栅极电压迅速上升，并能迅速增大PMOS晶体管106的导通电阻，因此能够迅速抑制从电源端子101供给的电流并能抑制过冲（例如，参照专利文献1图1）。

专利文献1：日本特开2009－53783号公报。

发明内容

然而，现有的稳压器存在这样的课题，即，在不怎么产生过冲的稳定状态下，也以与输出端子连接的电容检测过冲，因此有过度检测过冲的倾向，使输出电压下降或输出噪声增大。

本发明鉴于上述课题而成，提供稳定状态下不进行过冲的抑制而能够防止输出电压的下降、输出噪声的增大的稳压器。

为了解决现有的课题，本发明的稳压器采用如下的结构。

采用这样的结构，即，具备：基于输出电压检测过冲的过冲检测电路；基于过冲检测电路的输出控制误差放大电路的输出端子的过冲抑制电路；以及基于误差放大电路的输出电压辨识输出晶体管的状态的驱动器状态辨识电路，驱动器状态辨识电路控制过冲抑制电路的动作。

本发明的稳压器构成为仅在非调节状态时抑制输出电压的过冲，因此能够防止通常状态下的输出电压的下降、输出噪声的增大。另外，还有能削减稳定状态下的功耗的效果。

附图说明

图1是示出第一实施方式的稳压器的结构的电路图。

图2是示出第一实施方式的稳压器的各节点的电压的时间变化的图。

图3是示出第二实施方式的稳压器的结构的电路图。

图4是示出第三实施方式的稳压器的结构的电路图。

图5是示出电平移位电路的一个例子的电路图。

图6是示出电平移位电路的其他例子的电路图。

图7是示出现有的稳压器的结构的电路图。

标号说明

100 接地端子；101 电源端子；102 输出端子；103 误差放大电路；107 基准电压电路；123、131、301、512 恒流电路；110 过冲检测电路；120 驱动器状态辨识电路；130 过冲抑制电路；401 电平移位电路。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

＜第一实施方式＞

图1是第一实施方式的稳压器的电路图。

第一实施方式的稳压器具备：误差放大电路103；PMOS晶体管121、132、106；NMOS晶体管141、133；基准电压电路107；恒流电路123、131；恒压电路113；电阻104、105、112；电容111；反相器122；接地端子100；输出端子102；以及电源端子101。由电容111、电阻112、恒压电路113构成过冲检测电路110。由PMOS晶体管121、恒流电路123、反相器122构成驱动器状态辨识电路120。由恒流电路131、PMOS晶体管132、NMOS晶体管133构成过冲抑制电路130。

接着，对第一实施方式的稳压器的连接进行说明。