[发明专利]一种增强型高电子迁移率晶体管及其制作方法

说明书

本发明公开了一种增强型高电子迁移率晶体管及其制作方法，该晶体管包括：衬底；沟道层，位于衬底之上；势垒层，位于沟道层之上，势垒层与沟道层的交界面处形成有二维电子气；沟槽，位于势垒层之内；二次生长的半导体外延层，位于沟槽之上；原位介质层，位于二次生长的半导体外延层之上；栅极，位于原位介质层之上；源极，位于势垒层之上；漏极，位于势垒层之上。本发明所述的增强型高电子迁移率晶体管能够降低刻蚀引起的材料损伤及缺陷，降低沟槽和二次生长的半导体外延层的界面态密度以及原位介质层和二次生长的半导体外延层的界面态密度，降低栅极漏电，提高晶体管的击穿电压、功率性能，降低动态导通电阻退化效应。

技术领域

本发明涉及半导体技术领域，尤其涉及一种增强型高电子迁移率晶体管及其制作方法。

背景技术

以GaN(氮化镓)为代表的第三代宽禁带半导体材料具有禁带宽、击穿电场强度高、饱和电子漂移速度高、热导率高、异质界面二维电子气浓度高等优异的材料性能特点，相比于Si(硅)材料，GaN更适合制作大功率、高电压、高开关速度的电力电子器件。与传统Si器件相比，GaN器件能承载更高的功率密度，具有更高的能量转换效率，可以减小整个系统的体积和重量，从而降低系统成本。

目前很大一部分研究还都只是针对于耗尽型的GaN HEMT(高电子迁移率晶体管，High Electron Mobility Transistor)器件，这是因为AlGaN/GaN(铝镓氮/氮化镓)异质结界面处存在大量的自发极化与压电极化产生的电荷，产生高浓度的二维电子气(2DEG)，使得GaN HEMT器件阈值电压为负值，在AlGaN/GaN HEMT中，由自发极化和压电极化产生的高浓度的2DEG使其阈值电压在-4V左右。只有当GaN HEMT栅极上接足够大的负偏压时，AlGaN/GaN异质结界面处的沟道2DEG处于耗尽状态，器件才能被关断。传统的耗尽型GaN HEMT因为要使用负的开启电压，在射频微波和高压应用中，使电路结构复杂化。特别是高压开关应用中，失效安全要求在不加栅压的情况下，开关器件处于关断状态。因此有必要设计和制备增强型GaN HEMTs器件，即让器件的阈值电压变为正值，实际应用中只需要加一个正的偏压即可以使其工作或夹断。消除负偏压的电路设计，使电路简单化，减少电路设计的复杂性和制备的成本。

最初实现增强型GaN HEMT的方法是借鉴GaAs(砷化镓)的工艺而来，通过在栅极下刻槽，减薄势垒层的厚度来调控阈值电压的变化。目前，国内外的研究者及厂家多采用干法刻蚀的方法在栅极下形成沟槽，但是这种方法形成的GaN HEMT阈值电压低，在0-1V左右，且栅极漏电大，栅压动态范围小。

GaN MISFET(金属绝缘半导体场效应管，Metal Insulator Semiconductor FieldTransistors)结构具有栅极电压动态范围大，栅极漏电小的特点。但是GaN HEMT一直受限于没有合适的栅极介质层,导致其介质层与势垒层界面态密度高。该界面态的充放电会引起阈值电压的漂移，并降低器件的高频特性。例如，传统方法生长的介质层通常是在完成沟槽刻蚀后进行，在此过程中势垒层表面暴露在空气中，形成氧化层和悬挂键，在生长介质层后，势垒层与介质层界面处存在高密度的界面态缺陷，引起器件的磁滞效应和直流交流分散效应。

在GaN HEMT中引入原位SiN技术，可以达到降低绝缘层界面态密度的目的，降低磁滞效应。但由于GaN极化电荷的存在，很难形成增强型GaN HEMT。一种做法是采用干法刻蚀形成沟槽再沉积介质层，形成增强型的GaN HEMT。但是采用干法刻蚀对AlGaN势垒层及材料表面会产生很多的损伤和缺陷，这些材料损伤和缺陷会引入高密度的界面态，增加栅极漏电，造成电流崩塌并引起动态参数退化，严重影响器件的性能。因此，需要提出一种实现低界面态密度增强型GaN HEMT的器件结构与制作方法。

发明内容

本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种增强型高电子迁移率晶体管及其制作方法，该晶体管能够解决现有技术中介质层界面态密度高的问题，并同时实现增强型。