[发明专利]存储器控制设备、信息处理装置和存储器控制方法

说明书

本申请基于并且要求2014年1月28日提交的日本专利申请No.2014-013507的优先权的权益，其全部公开内容通过引用合并于此。

技术领域

本发明涉及一种用于控制对在信息处理装置中的半导体存储器的访问的技术。

背景技术

随着半导体存储器的制造过程的越来越小型化，在诸如动态随机存取存储器(DRAM)的半导体存储器上，访问被集中的字线对相邻字线给出了诸如串扰等的电影响。因此，在连接到相邻字线的存储器单元上出现数据损坏的问题已经变得显著。为了避免该问题，通常已经采取了下面的两种措施。第一措施是缩短刷新周期。第二措施是使得存储器控制器发出对集中访问时受影响的相邻行地址的刷新。

在PTL 1中公开了与上述问题相关的技术。在PTL 1的技术中，当在多个存储介质上分配地址时，监视每个地址的访问频率，以检测其访问频率超过预定义的的频率阈值的地址。在PTL 1的技术中，对检测到的地址的存储介质的分配被改变为比已经被分配的存储介质更快地访问得另一存储介质的分配。

[引用列表]

[专利文献]

PTL 1：日本专利申请特开公布：No.2011-164669

PTL 2：日本专利申请特开公布：No.2010-198219

发明内容

[技术问题]

然而，可以设想，在未来的半导体存储器的制造过程中的进一步的小型化引起了对相邻字线的更显著的影响，并且因此，数据损坏变得更可能发生。因此，在上述传统措施和在PTL 1中公开的技术中存在下述问题。

在缩短刷新周期的传统措施的情况下，由于在制造过程中的进一步的小型化而需要实现进一步的缩短。在该情况下，频繁的刷新引起了出现功耗增加的问题。而且，因为在执行刷新期间中断了诸如读取、写入等的存储器访问，所以频繁刷新引起了出现访问性能的降低的另一问题。

在发出对于相邻行地址的刷新操作的传统措施的情况下，对于任何行地址的频繁访问集中引起了对于其相邻行地址的频繁刷新。结果，引起了诸如在功耗上的增加和访问性能上的降低的问题。

如在PTL1中所述，如果分配到集中访问的地址的存储介质被改变可以提供更快访问的另一存储介质，则能够避免访问集中。然而，PTL 1没有公开如何避免访问集中，并且当无法识别提供更快访问的另一存储介质时，避免在相邻行地址处的数据损坏的问题。

因此，进行本发明以解决上述问题，并且本发明的目的在于提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。

[对问题的解决方案]

根据本发明的存储器控制设备，包括：访问控制单元，所述访问控制单元被配置为根据在逻辑地址和物理地址之间的对应关系(存储器映射)来控制从主机设备对存储器设备的访问；访问集中检测单元，所述访问集中检测单元被配置为通过监视从访问控制单元对存储器设备的信号来检测满足预定义访问集中条件的行地址；以及存储器映射改变单元，所述存储器映射改变单元被配置为改变存储器映射，以使与包括由所述访问集中检测单元检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。

根据本发明的信息处理装置，包括：根据权利要求1所述的存储器控制设备；存储器设备；以及主机设备。

根据本发明的存储器控制方法，包括：通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。

根据本发明的用于存储器控制程序的非瞬时计算机可读介质，使得计算机执行，包括：通过监视用于存储器设备的访问控制的信号来检测满足预定义访问集中条件的行地址；以及改变在访问控制中使用的逻辑地址和物理地址之间的对应关系(存储器映射)，以使与具有检测到的行地址的物理地址相对应的逻辑地址与向多个行地址分配的物理地址相关联。

[本发明的有益效果]

本发明提供了提供一种在不引起在半导体存储器上的功耗的增大和访问性能的降低的情况下增强存储的数据的可靠性的技术。

附图说明

图1是图示作为本发明的示例性实施例的信息处理装置的配置的框图；

图2是本发明的示例性实施例的存储器控制设备的硬件配置图；

图3是图示作为本发明的示例性实施例的存储器控制设备的操作的流程图；