[发明专利]基于多协议链路封装技术的POS解帧成帧装置及方法

权利要求书

1.一种基于多协议链路封装技术的POS解帧成帧装置，其特征在于：包括FPGA解帧成帧模块、以及设置在所述FPGA解帧成帧模块的端口上的多个输入输出接口，所述FPGA解帧成帧模块包括FPGA芯片单元，通过所述FPGA芯片单元将POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；每个所述输入输出接口分别用于接入一条链路的POS报文至所述FPGA解帧成帧模块，以及输出所述POS报文经过所述FPGA解帧成帧模块后得到的以太网数据。

2.根据权利要求1所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述FPGA芯片单元包括依次连接的报文接收单元、解帧单元、成帧单元以及报文发送单元；所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；所述解帧单元用于定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；所述成帧单元用于从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；所述报文发送单元用于将所述以太网数据发送至对应的输入输出接口。

3.根据权利要求2所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述解帧单元包括依次连接的定位POS帧帧头子单元、物理层解扰单元、VC载荷提取单元以及链路层解扰单元；所述定位POS帧帧头子单元用于定位所述STM-N数据流中的STM-N帧的帧头，得到所述STM-N帧；所述物理层解扰单元用于对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；所述VC载荷提取单元用于提取虚容器VC中对应所述STM-N帧的载荷数据，通过所述链路层解扰单元对提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。

4.根据权利要求2或3所述的基于多协议链路封装技术的POS解帧成帧装置，其特征在于：所述成帧单元包括依次连接的反转义子单元、CRC校验子单元以及提取IP数据包单元，所述反转义子单元用于搜索所述HDLC帧中的转义字符并进行反转义，得到PPP包；所述PPP包通过所述CRC校验子单元进行CRC校验后，通过所述提取IP数据包单元提取得到IP数据包。

5.一种利用权利要求1～4中任意一项所述装置的POS解帧成帧方法，其特征在于，步骤包括：

1)通过每个所述输入输出接口分别接入一条链路的POS报文；

2)通过所述FPGA芯片单元接收各个输入输出接口接入的POS报文，将所述POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；

3)将所述步骤2)得到的以太网数据通过对应的输入输出接口输出。

6.根据权利要求5所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2)的具体步骤为：

2.1)所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM-N数据流，所述STM-N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；

2.2)定位得到所述STM-N数据流中的STM-N帧，并对所述STM-N帧进行解扰，得到解扰后的HDLC帧；

2.3)从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；

2.4)将所述以太网数据发送至对应的输入输出接口。

7.根据权利要求6所述的基于多协议链路封装技术的POS解帧成帧方法，其特征在于，所述步骤2.2)的具体步骤为：

2.21)定位所述STM-N数据流中的STM-N帧的帧头，得到完整的STM-N帧；

2.22)对所述STM-N帧进行物理层解扰，得到解扰后的STM-N帧；

2.23)提取虚容器VC中对应所述STM-N帧的载荷数据，提取得到的所述载荷数据进行解扰后，得到解扰后的HDLC帧。