[发明专利]半导体装置的数据输出电路

权利要求书

1.一种半导体装置的数据输出电路，其包括：

上拉驱动器，其耦接在功率供应端与输出端之间，并且配置成响应于上拉控制信号来驱动所述输出端；

下拉驱动器，其耦接在所述输出端与接地端之间，并且配置成响应于下拉控制信号来驱动所述输出端；以及

补偿单元，其配置成在所述上拉驱动器的操作时段期间，开启所述输出端与所述接地端之间的电流路径，并且允许所述上拉驱动器的泄漏电流流过所述电流路径。

2.如权利要求1所述的数据输出电路，其中，所述上拉驱动器包括：

NMOS型晶体管和电阻器。

3.如权利要求2所述的数据输出电路，其中，所述下拉驱动器包括：

电阻器和NMOS型晶体管。

4.如权利要求2所述的数据输出电路，其中，所述补偿单元耦接在所述输出端与所述接地端之间，所述补偿单元与所述下拉驱动器并联，并且包括电阻器和NMOS型晶体管。

5.如权利要求4所述的数据输出电路，其中，所述补偿单元的晶体管被设计成相对于所述上拉驱动器的晶体管具有相对更小的电流驱动力。

6.一种半导体装置的数据输出电路，包括：

上拉驱动器，其耦接在功率供应端与输出端之间，并且配置成响应于上拉控制信号来驱动所述输出端；

下拉驱动器，其耦接在所述输出端与接地端之间，并且配置成响应于下拉控制信号来驱动所述输出端；以及

补偿单元，其配置成响应于补偿码来开启从所述输出端至所述接地端的电流路径，并且控制所述电流路径的电流量。

7.如权利要求6所述的数据输出电路，还包括：

码发生器，其配置成产生上拉码、下拉码和所述补偿码；以及

预驱动器，其配置成根据数据信号、所述上拉码和所述下拉码，产生所述上拉控制信号和所述下拉控制信号。

8.如权利要求6所述的数据输出电路，其中，所述上拉驱动器包括：

多个上拉驱动单元，每个上拉驱动单元包括NMOS型晶体管和电阻器。

9.如权利要求8所述的数据输出电路，其中，所述下拉驱动器包括：

多个下拉驱动单元，每个下拉驱动单元包括电阻器和NMOS型晶体管。

10.如权利要求8所述的数据输出电路，其中，所述补偿单元耦接在所述输出端与所述接地端之间，与所述下拉驱动器并联，并且包括多个补偿单元，每个补偿单元包括电阻器和NMOS型晶体管。