[发明专利]对直接存储器存取通道请求进行判优

说明书

本发明涉及对直接存储器存取通道请求进行判优。具体地，本发明公开一种方法，该方法包含接收对相关联DMA通道进行存取的多个请求，并且对所述请求进行判优。该判优包含至少部分基于该请求的相关联的固定优先级以及该请求的相关联的优先级权重来选择性地准许多个请求中的给定请求。优先级权重管理在给定时刻考虑多个请求中的哪个请求或哪些请求。

背景技术

在系统存储器与计算机系统的外围组件之间传达数据的一种方式是使中央处理单元(CPU)充当用于通信的媒介。例如，为了将数据从系统存储器传送到外围组件，CPU可以通过启动适当的读取操作以从系统存储器检索数据以及启动适当的写入操作以将检索到的数据存储在外围组件的存储器中来执行该传送。出于减少CPU开销的目的，计算机系统可以采用直接存储器存取(DMA)，其中外围组件的DMA引擎直接对系统存储器进行存取以传送数据。

发明内容

在示例性实施例中，一种方法包含接收对相关联的DMA通道执行存取的多个请求，以及对请求进行判优。该判优包含至少部分基于请求的相关联的固定优先级以及请求的相关联的优先级权重来选择性地准许所述多个请求中的给定请求。所述优先级权重管理(regulate)在给定时刻考虑所述多个请求中的哪个请求或哪些请求。

在另一示例实施例中，一种设备包含判优器以及与直接存储器存取(DMA)通道相关联的多个DMA引擎。每个DMA通道与固定优先级以及优先级权重相关联。判优器对来自DMA引擎的对相关联DMA通道执行DMA存取的请求进行判优。判优器适合于至少部分基于优先级权重将所考虑的请求布置在判优时隙的序列中，并且遍历在考虑每个判优时隙中的请求的判优周期中的判优时隙的序列，以至少部分基于与请求相关联的固定优先级来选择性地准许所述请求。

在又一示例实施例中，一种设备包含集成电路(IC)，所述集成电路包含直接存储器存取(DMA)通道以及DMA通道判优器。判优器适合于接收使用DMA通道的请求。每个请求与优先级权重以及优先级相关联；至少部分基于相关联的优先级权重将请求布置在判优时隙中；遍历判优时隙的序列；以及响应于包含多个请求的给定时隙，基于多个请求的优先级选择判优获胜者。

优点以及其它所需特征将通过以下附图、说明以及权利要求书而变得显而易见。

附图说明

图1是根据示例实施例的基于微控制器单元(MCU)的系统的示意图。

图2是根据示例实施例的图1的系统的MCU的示意图。

图3A是由根据示例实施例的由图2的MCU的判优器使用的判优方案的图示。

图3B是根据示例实施例的判优时隙的图示。

图4A、4B以及4C是描绘了根据示例实施例对直接存储器存取(DMA)通道请求进行判优的技术的流程图。

图5A图示了根据示例实施例的DMA通道配置寄存器。

图5B图示了根据示例实施例的MCU的配置寄存器。

图6是根据示例实施例的基于MCU的系统的示意图。

具体实施方式

给定计算机系统可以包含多个直接存储器存取(DMA)通道，该通道由系统的DMA引擎用来将数据传送(经由相关联的“DMA传送”)到系统存储器以及从系统存储器传送数据。为了进行DMA传送，DMA引擎可以假设DMA请求线以对应地向计算机系统的判优控制器或判优器提交针对DMA通道进行存取的请求(本文中称为“DMA通道请求”)；并且在判优器通过断定(asserting)用于所请求的通道的DMA准许线来准许该请求之后，DMA引擎被允许针对系统总线进行存取并且进行DMA传送。系统总线可以是计算机系统的共享资源并且可以支持在给定时刻的单一DMA传送(作为一个示例)。因为，在任何给定时刻，多个DMA通道请求可以是未决的(pending)，判优器可以出于选择准许哪一个未决请求的目的来应用判优策略。