[发明专利]快闪存储器的制作方法有效
申请号: | 201510052252.3 | 申请日: | 2015-01-31 |
公开(公告)号: | CN104637884B | 公开(公告)日: | 2017-08-25 |
发明(设计)人: | 张怡;刘宪周 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/1157 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 郑玮 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 制作方法 | ||
技术领域
本发明涉及半导体技术领域,尤其涉及快闪存储器的制作方法。
背景技术
在目前的半导体产业中,集成电路产品主要分为三大类:逻辑、存储器和模拟电路,其中存储器在集成电路产品中占了相当大的比例。在存储器中,近年来,快闪存储器的发展非常迅速。快闪存储器的主要特点是在不加电的情况下能长期保持存储的信息,具有集成度高、较快的存取速度、易于擦除
叠栅式快闪存储器作为快闪存储器的一种,其具有控制栅和浮栅,其中控制栅位于浮栅上方。图1-图5所示的现有的叠栅式快闪存储器的制作方法剖面结构示意图。
现有技术的叠栅式快闪存储器的制作方法请参考图1-图4所示的现有的叠栅式快闪存储器的制作方法剖面结构示意图。现有的快闪存储器的制作方法包括:提供半导体衬底1,在所述半导体衬底1上形成多层复合结构2,所述多层复合结构2包括:位于半导体衬底1上的耦合氧化层、位于耦合氧化层上的浮栅多晶硅层、位于浮栅多晶硅层上的ONO隔离层(所述ONO隔离层包括堆叠于浮栅多晶硅层上的氧化硅层、氮化硅层,所述浮栅多晶硅层在后续将作为快闪存储器的浮栅,在所述多层复合结构2上形成控制多晶硅层3,所述控制多晶硅层3厚度将作为快闪存储器的控制栅;在所述控制多晶硅层3上形成氮化硅层4,然后对所述氮化硅层4进行刻蚀工艺,在所述氮化硅层4内形成第一开口,所述第一开口用于定义器件存储器的位置。
接着请参考图2,在所述氮化硅层4上形成第一氧化硅层5,所述第一氧化硅层5覆盖所述第一开口的侧壁和底部。
然后,请参考图3,进行刻蚀工艺,去除位于氮化硅层4和第一开口底部的第一氧化硅层5,保留位于第一开口侧壁的第一氧化硅层5。
接着,请参考图4,对氮化硅层4进行刻蚀工艺,在所述氮化硅层4中形成第二开口,所述第二开口用于定义连接区,所述第二开口下方的控制多晶硅层3在后续将被保护。
接着,继续参考图4,在所述第二开口中填充第二氧化硅层7。所述第二氧化硅层7。接着,在后续将进行刻蚀工艺,去除氮化硅层4,然后,以第一氧化硅层5和第二氧化硅层7为掩膜,对控制多晶硅层3进行刻蚀,所述第一氧化硅层5和第二氧化硅层7下方的控制多晶硅层3将会被保留。
之后,按照现有技术进行其他工艺步骤。
在实际中发现,由于需要通过两次刻蚀工艺分别形成形成第一开口和第二开口,在第二开口内形成第二氧化硅层需要单独的掩膜版,并且相应的需要光刻工艺、填充工艺以及化学机械研磨工艺,因此,需要对现有的工艺步骤进行简化,以降低成本。
发明内容
本发明解决的问题是提供了一种快闪存储器的制作方法,所述方法简化了工艺步骤,降低了工艺成本。
为了解决上述问题,本发明提供一种快闪存储器的制作方法,包括:提供半导体衬底,在所述半导体衬底上依次形成耦合氧化层、浮栅多晶硅层以及ONO隔离层;
在所述ONO隔离层上形成控制多晶硅层;
在所述控制多晶硅层上方形成氮化硅层;
在所述氮化硅层中形成第一开口和第二开口,所述第一开口和第二开口露出下方的控制多晶硅层,所述第一开口用于形成存储单元结构,所述第二开口对应于控制多晶硅层的电连接的接触窗口的位置设置,所述第一开口的宽度为所述第二开口的宽度的1.5倍以上;
依次形成第一氧化硅层和刻蚀停止层,所述第一氧化硅层和刻蚀停止层覆盖所述第一开口和第二开口的侧壁和底部;
进行高温沉积工艺,在所述刻蚀停止层上形成第二氧化硅层,并进行高温回流工艺,利用所述第二氧化硅层的高温流动性将所述第二开口填满;
将第二开口以外的刻蚀停止层上方的第二氧化硅层去除;
进行刻蚀工艺,将所述刻蚀停止层和位于氮化硅层上方以及第一开口底部的第一氧化硅层去除,位于第一开口侧壁的第一氧化硅层被保留,位于第二开口内的第二氧化硅层、刻蚀停止层和第一氧化硅层作为保护层被保留,该保护层用于保护第二开口相关的控制多晶硅层。
可选地,所述第二开口的深度宽度比是第一开口的深度宽度比的1.5倍以上。
可选地,所述氮化硅层的厚度范围为3700-4700埃,所述第一开口的深度宽度比范围为1.1-1.6,所述第二开口的深度宽度比不小于2。
可选地,所述第一开口的宽度范围为3000-3600埃,所述第一开口的深度宽度比范围为1.2-1.4,所述第二开口的宽度范围为1400-1700埃,所述第二开口的深度宽度比范围为2.1-2.3。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510052252.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:Flash器件源极多晶硅的形成方法
- 下一篇:用于烧结炉内的集成电路支架
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的