[发明专利]调整接触电阻的工艺方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种调整接触电阻的工艺方法。

背景技术

随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30％的速度发展。在器件的特征尺寸(CD，Critical Dimension)进入深亚微米阶段后，在现有技术的半导体工艺制程中，为了降低半导体衬底与接触电极之间的接触阻值，通常会通过硅和金属在生成硅化金属化合物(Salicide)，从而降低电阻。

通常，通过改变钴金属层的厚度，或者金属层后续的退火温度，调节钴硅合金的电阻值。

发明内容

本发明的目的在于，提供一种调整接触电阻的工艺方法，用于调整合金层与半导体衬底之间的接触电阻，降低接触电阻。

为解决上述技术问题，本发明提供一种调整接触电阻的工艺方法，包括：

提供半导体衬底；

沉积第一金属层，所述第一金属层覆盖所述半导体衬底；

在所述第一金属层上沉积第二金属，在开始沉积所述第二金属时延迟一预定时间通入一反应气体，使得所述第二金属与所述反应气体形成一顶层保护层。

可选的，所述预定时间为1s-3s。

可选的，在形成所述顶层保护层之后还进行一快速热退火过程，所述第一金属层与所述半导体衬底相接触的部分形成一合金层。

可选的，进行一快速热退火过程之后，去除所述顶层保护层以及剩余的所述第一金属层。

可选的，所述合金层的厚度为

可选的，所述第一金属层的材料为钴。

可选的，采用物理气相沉积的方法沉积所述第二金属。

可选的，所述第二金属为钛，所述反应气体为氮气，所述顶层保护层为氮化钛。

可选的，部分所述半导体衬底的表面形成有氧化层。

可选的，所述半导体衬底为P型高掺杂硅衬底，或者N型高掺杂硅衬底。

本发明提供的调整接触电阻的工艺方法中，在开始沉积第二金属时延迟一预定时间通入反应气体，形成顶层保护层，使得与第一金属层相接触部分的顶层保护层中第二金属的含量高，增加了顶层保护层的延展性，从而使最后形成合金层厚度变化，并且合金层边缘与中心的厚度更加均匀，因此，可以调整合金层的接触电阻。并且，根据预定时间的不同，合金层的电阻值也不相同。此外，经过本发明的调整接触电阻的工艺方法之后，可以使得不同掺杂类型的半导体衬底的接触电阻的更匹配。

附图说明

图1为本发明一实施例中调整接触电阻的工艺方法的流程图；

图2a-2c为本发明一实施例调整接触电阻的工艺方法中各步骤对应的半导体结构的剖面图；

图3为本发明一实施例形成接触电极的半导体结构剖面结构的示意图；

图4为本发明一实施例中N型高掺杂硅衬底的接触电阻关系曲线；

图5为本发明一实施例中P型高掺杂硅衬底的接触电阻关系曲线；

图6为本发明一实施例中接触电极的损坏电压的关系曲线；

图7为本发明一实施例中接触电极的漏电流的关系曲线；。

具体实施方式

下面将结合示意图对本发明的调整接触电阻的工艺方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为 对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种调整接触电阻的工艺方法，在开始沉积第二金属时延迟一预定时间通入反应气体，形成顶层保护层，使得与第一金属层相接触部分的顶层保护层中第二金属的含量高，增加顶层保护层的延展性，从而使最后形成合金层厚度变化，并且合金层边缘与中心的厚度更加均匀，因此，可以调整合金层的电阻值。

下文结合图1、图2a-图2c以及图3-图7对本发明的调整接触电阻的工艺方法进行具体说明。