[发明专利]一种用于时间交织模数转换器的前台自动校准系统

说明书

本发明公布了一种用于时间交织模数转换器的前台自动校准系统，包括设置的多路子模数转换器ADC，每路所述子模数转换器ADC有两个输入端，其中一个输入端通过设置的复用器连接到输入信号，另一个输入端通过设置的复用器连接到校准信号发生器，每路所述子模数转换器ADC的输出端均连接到校准数字逻辑电路的输入端；所述校准数字逻辑电路产生的校准信号通过第一输出端与对应的每路所述子模数转换器ADC的校准控制端连接，其产生的选通信号通过第二输出端与复用器的控制输入端连接，其产生的校准模式信号通过第三输出端与校准信号发生器的校准模式控制输入端连接。本发明所提出的技术方案可以实现传统前台校准技术无法实现的时钟偏差自动校准，同时不显著增加电路的规模和复杂度。

技术领域

本发明涉及一种用于时间交织模数转换器的前台自动校准系统。

背景技术

目前，模数转换器(ADC)是将模拟信号转换为数字信号的电路。在宽带数据传输、无线通讯、以及各类仪器仪表系统中，ADC扮演着重要角色。近年来，随着数字化进程的不断深入以及通讯系统带宽的不断提高，对ADC电路的采样速率和精度都提出了更高要求。然而，受限于半导体工艺水平，单个模数转换器ADC的性能已经达到瓶颈，难以提高。

时间交织技术是进一步提高ADC采样率的最有效的方法之一，其核心思想是利用多路子ADC分别在不同的时刻交替地对输入信号进行采样，每个子ADC的采样速率仅为的ADC整体采样率1/N，其中N为子ADC的数目。采用时间交织技术，可以大幅度提高采样速率，同时每路子ADC的设计难度也有所降低。

时间交织技术的主要弱点在于：由于工艺偏差、温度分布、版图的不对称性等非理想因素的影响，参与交织的各路子ADC可能表现出不同的特性，子ADC特性的偏差将严重影响时间交织ADC的整体性能。这些误差主要包括：增益误差、失调误差以及时钟偏差。

为了消除或降低各类误差的影响，通常时钟交织ADC会引入自动校准系统。根据校准技术的实现方式不同，可分为后台校准技术和前台校准技术。其中，后台校准技术是对输出数据直接进行数字信号处理，从中提取出三类误差的值，并对数字信号进行修正的技术。前台校准技术，通常需要一个准确的参考信号，各路子ADC对参考信号进行采样，通过比较输出数据与参考信号的值，得到各类误差的值，并对电路进行相应的调整以消除误差。

后台校准技术的缺点在于，这种技术要求误差校准电路对ADC连续采样得到的大量数据进行数字信号处理，这对误差校准电路的速度、规模提出了很高的要求，对于采样率达到GSPS以上的高速ADC，误差校准电路所占用面积大、功耗高。前台校准技术的好处在于用于校准的只是ADC采样的部分数据，不需要连续采样，因此误差校准电路处理的数据量少，所占用面积小、功耗低，适合于高采样率的ADC电路，然而采用传统前台校准技术的交织ADC电路，只能实现增益误差和失调误差的自动校准，而时钟偏差则需要人工调整。在进行时钟偏差校准的过程中，传统的方式是将交织ADC的输入端连接到一个ADC外部的精密的正弦波信号源，通过对各路子ADC的输出进行计算分析，计算出采样时钟的偏差并对相应的校准，这种方式需要人工切换ADC的输入、精密的正弦波信号源、复杂的计算分析过程，很难将这种时钟偏差校准过程转化成电路并集成于ADC芯片内部，无法实现片上自动校准。

发明内容

本发明目的是针对现有技术存在的缺陷提供一种用于时间交织模数转换器的前台自动校准系统，它不仅可以实现增益和失调的自动校准，也可以实现时钟偏差的自动校准，所有电路全部集成在ADC芯片上，误差校准电路所占用的芯片面积小、消耗功率低。